基于Allegro PCB SI 的DSP最小系统板信号完整性仿真分析

摘 要：DSP最小系统板属于高速电路板，在设计过程中必须考虑信号完整性问题。借助仿真软件Allegro PCB SI软件，对DSP最小系统板自动布线后的关键信号线进行仿真，发现反射，串扰对信号完整性问题影响很大。根据传输线理论手动调整布线之后，通过仿真发现过冲幅值，串扰幅值有了很大抑制。由此可见，采取适当的布线策略可有效解决高速电路板信号完整性问题。

关键词：DSP最小系统板 信号完整性 Allegro PCB SI 反射 串扰 传输线理论

中图分类号：TN941 文献标识码：A 文章编号：1674-098X（2015）08（c）-0070-02

随着现代科技的飞速发展，许多系统的工作频率很高，达到数百MHz甚至GHz，并且信号沿越来越陡，已经达到ns级别甚至更小。如此高速的信号的切换对于PCB设计者而言需要考虑到低频电路所不需要考虑的信号完整性问题，如延时，串扰，反射，地弹等。本文拟借助传输线理论对DSP最小系统板进行信号完整性仿真。

1 DSP最小系统介绍

DSP最小系统主要由DSP芯片，电源电路，复位电路，时钟电路，JATG接口电路和外部存储器等部分构成，其结构框图如下：

本文仿真分析的最小系统板采用型为TMS320C6713的DSP芯片，外接存储器部分由FLASH芯片和SDRAM存储器芯片共同组成。其中DSP芯片的最高主频可达300MHz，并且与外接存储器芯片进行高速数据传输。所以必须对最小系统板进行信号完整性分析。

2 基于传输线理论的高速PCB布线分析

PCB上的印制导线如果作为传输线设计的不够合理，根据不同的传输线模型在电路上可能会出现信号反射，延时，串扰，地弹等传输线效应。根据传输线理论，通过综合分析各种传输线效应产生原理，可得出相应的布线方法规避传输线效应。

2.1 减少反射的布线方法

当信号传输路径上特征阻抗不连续时，就会有信号反射发生。反射会造成诸如过冲，下冲，振铃等信号失真的现象，从而引起信号完整性的问题。由于反射产生的根本原因是传输路径上阻抗不连续，我们一般采取端接阻抗的方法达减少信号的反射。其中常见的端接阻抗方法有串联端接和并联端接。

串联端接是在靠近输出端位置串接一个电阻，端接的电阻和输出端的阻抗总和应该与传输线的特征阻抗Z0相等。该方案消除了驱动端的二次反射，且不受接收端负载变化的影响。但是由于端接电阻的分压，线路上传输的电压仅仅为驱动电压的一半，不能驱动分布式负载。

并联端接是在接收器的输入端连接一个终端电阻R（R与特性阻抗Z0相等）下拉到地来实现匹配。该方案消除的是一次反射，适用于多个负载的情况。但是接地的电阻不仅增加了直流损耗，还会使得噪声容限降低。

2.2 减少串扰的布线方法

串扰是相邻信号线之间的耦合，信号之间的互感和互容引起线上的噪声。串扰按传播方向可以分为前向串扰和后向串扰。为了减小串扰，可以增加走线间距和线宽的比值（采用3w原则），减小平行走线长度。

3 信号完整性分析

3.1 仿真软件介绍

Allegro PCB SI是Cadence公司推出的一款信号完整性仿真工具，针对包括延时，串扰，反射在内的信号完整性问题提出了一整套完善的方针和解决方案。该软件现场调试性能好，通过该软件，用户不仅可以直接提取目标网络拓扑进行仿真，还能将仿真确定的布局布线方案转换成约束规则集，导入PCB设计软件中，从而指导PCB的设计与调整。Aleegro PCB SI 与PCB设计软件之间良好的交互性使得它相较于其他仿真软件具有较为明显的优势

3.2 反射仿真

分析仿真时我们以数据信号线DSP_DATA1为例，在PCB SI界面下提取该网络的拓扑如图2所示。我们先对未串联端接的信号线进行仿真分析，得到波形如图3所示。

可以发现该信号线的传输延时为0.116ns，远大于信号的上升时间的1/5（约0.06ns），因此出现很大的振铃，且过冲幅值和下冲幅值都很高。

采用串联端接的方法，在输出端匹配（如图4所示）。通过查看输出器件输出特性曲线可以得出它的输出阻抗约为12?，传输线特性阻抗约为98?，因此理论上串联匹配的电阻值约为76?。在参数设定页面将电阻值设为70?～80?（步进为1?）的扫描，经仿真发现串联电阻值为76?的时候波形效果最好（如图5所示），理论值和实验值吻合。串联电阻前后的具体仿真数据如表1所示。

3.3 串扰仿真

我们在串扰分析时，我们选取ED22作为受害网络，网络ED21和ED23作为侵害网络，在Sig Xplorer中添加其模拓扑如图6所示（已添加串联匹配阻抗），并且根据PCB板当前的布线情况设置其相应参数（线宽，线距，叠层等）。我们分别对采用适当布线策略前后的串扰模型进行仿真。串扰模型在调整布线前后的参数如表2所示，仿真结果如表3所示。

3.4 仿真结果总结分析

通过分析上述仿真结果我们可以发现，在调整布线前，信号线上振铃明显，串扰幅值很大（达到驱动电压的10%）。而在采用适当布线方法调整布线之后，振铃现象基本消失，串扰幅值被控制在驱动电压2%以内。由此可见，经过适当的布线调整，DSP最小系统板信号完整性得到了显著的提高。

4 结语

本文利用PCB SI软件对DSP最小系统PCB版进行了信号完整性和时序的研究。主要针对反射，串扰，以及延时引起的时序问题展开研究。首先对自动布线的PCB版进行信号完整性和时序的仿真，发现信号完整性及时序问题均严重。对此，通过采用适当的布线方法调整布线。调整布线之后进行的仿真显示信号完整性和时序问题都得到了解决。由此可见，在高速电路PCB版的布线中，采用适当的布线策略是十分必要的。

参考文献

[1] 姜培安.高速电路PCB设计方法与技巧[M].北京：中国电力出版社，2010.

[2] 周润景，苏良碧.Cadence高速电路设计与仿真――信号与电源完整性分析[M].4版.北京：电子工业出版社，2013.

[3] 吴超，吴明赞，李竹.给予电磁兼容的高速无线节点PCB设计与仿真[J].电子器件，2012，35（3）：291-295.

[4] 沈敏，吴名赞，李竹.基于有限元法的ARM11核心板信号完整性分析[J].电子器件，2013，36（4）：568-571.