计算机主存储器逻辑设计与实现

摘要：计算机主存储器一般由若干个半导体存储芯片按照一定的逻辑关系连接起来。该文从设计方案、芯片数计算、逻辑地址分配、片选逻辑和连接芯片等几个方面介绍了计算机主存储器逻辑设计方法与实现。

关键词：主存储器；设计方案；逻辑设计；片选逻辑

中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2013）32-7243-02

计算机主存储器通常由若干半导体存储芯片构成。由于单片存储芯片的容量有限，无法满足大容量存储器所需，需要将多片存储芯片，按照常一定的逻辑关系，有机地联系起来。计算机主存储器

1 主存储器的逻辑设计方案

主存储器的逻辑设计过程中一般有如下两种类型的设计方案：

方案1：选用的存储芯片的类型相同，容量也相同。比如用选用2K*4位的SRAM芯片组成一个某主存容量4K*8位的半导体存储器。

方案2：选用的存储芯片的类型不相同，容量也不相同。比如某主存容量7KB，其中ROM区4KB，选用EPROM（4K*8位），RAM区5KB，选用两种SRAM芯片（2K*4位/片，1K*4位/片）。

两种方案的地址总线A15～A0（低），双向数据总线D7～D0（低），读写控制总线R/[W]，片选低电平有效。

2 芯片数计算

要根据存储器的总容量和可供选用的芯片情况，如芯片类型、芯片型号、每片芯片容量等确定所选用的芯片数量。

在方案1实例中，可以采用公式“（总容量单元数/芯片单元数）*（总容量位数/芯片位数）”来计算所需芯片总数。根据上述公式可得：芯片数=（4K/2K）*（8/4）=4片。

在方案2实例中，可以采用“大芯优先，分级迭加”的原则进行计算，“大芯优先”也就是说在条件允许之下要尽可能多选用大容量的芯片；“分区迭加”也就是说在ROM区和RAM区中采用按字、位扩展的方法进行迭加，达到所要求的存储容量。比如上例ROM区只需选用1片EPROM（4K*8位）的芯片就可以达到4KB的容量；在RAM区中先选用2片2K*4位的SRAM进行位扩展，达到容量2KB，再选用2片1K*4位的SRAM进行位扩展，达到容量1KB。因些主存容量4KB=4KB（1片4K*8位）+2KB（2片4K*4位）+1KB（2片1K*4位）。共需要5片芯片。

3 逻辑地址分配

在方案1实例中地址分配比较简单，各芯片可以安排在寻址范围空间之内的任意连续区间。4K（4K=212）单元需要12位地址寻址，将低12位A11～A0地址分配给2K存储器。高4位地址A15～A12可以暂时不考虑。

在方案2实例中，通常将容量较大的芯片安排在存储空间的低端，然后再依次安排容量较小的芯片。比如上例主存容量7K（212

4 片选逻辑

为存储芯片分配地址时，由哪几位地址形成片选逻辑，以便选择对应的存储芯片。

方案1实例中，12位地址中的低11位A10～A0分配给了各芯片，可以对片内2K单元寻址；高1位A11形成片选逻辑，译码后可产生2个片选信号，选择2组芯片（每组2片）。这样给定一个12位的地址，便可选中某组芯片的两个相同单元。由此可知片选逻辑CS0=[A11]，CS1= A11。

方案2实例中，13位地址中的低12位A11～A0分配给了4K*8的芯片，剩下的高1位A12形成片选逻辑，当A12为0时选择4K*8的芯片。13位地址中的低11位A10～A0分配给了2K*4的芯片，剩下的高2位A12、A11形成片选逻辑，当A12A11为10时选择2K*4的一组芯片。13位地址中的低10位A9～A0分配给了1K*4的芯片，剩下的高3位A12、A11、A10形成片选逻辑，当A12A11A10为110时选择1K*4的一组芯片。由此可知片选逻辑CS0=[A12]，CS1= A12[A11]，CS2= A12A11[A10]。

5 连接芯片

1）地址线的连接，将实际所需的地址线分配给各芯片，方向为单向。

在方案1实例中由于各芯片类型相同，所以只需要将相同位数的地址线送入各芯片的地址端即可。但对于方案2实例中由于不同种类的芯片所需的地址线位数不同，所以每类芯片所需地址线位数要分别注明。

2）数据线的连接

没有位数扩展的芯片直接将8位数据总线与8位位数据端相连接。进行过位数据扩展的芯片，将每组各块芯片的数据端分别并联到数据总线上。同时我们还要注意数据线的方向。ROM在联机工作时只读不写，因而是单向输出。RAM可读可写，因而双向连接。

3）片选信号线的连接

大多数芯片要求的片选信号是低电平有效（即[CS]），在设计时通常根据逻辑命题真写出CS的逻辑式，再取么转换为[CS]。所以我们直接用与非门输出各路片选信号送至各芯片片选端。

4）读/写信号的连接

R/[W]线连至各芯片的写使能端[WE]。要注意R/[W]线不连接ROM，只连入RAM。方案1实例中所需的4片芯片都是SRAM，所以都连接了R/[W]线。方案2实例中4KB芯片是ROW，不连接R/[W]线，剩下的4片芯片构成RAM，都连接了R/[W]线。方案1实例和方案2实例逻辑设计图分别为图1和图2

参考文献：

[1] 白中英.计算机组成原理（第五片）[M].北京：科学出版社，2013.

[2] 徐洁，俸远祯.计算机组成原理与汇编语言程序设计[M].北京：电子工业出版社，2012.