浅谈晶体管级软错误防护技术

摘 要：文章简要介绍了晶体管级的双指数电流脉冲故障注入方法和软错误率的计算方法，在此基础上提出了一种对软错误具有防护作用的DIL-SET时序单元。DIL-SET时序单元的原理是在输出端使用C单元，并在单元的内部构建双模冗余的微小结构，能够使内部节点的关键电荷得到显著提高，使得DIL-SET的抗SEU能力明显增强。DIL-SET的功能具有很好的可扩展性，并能够结合时差技术对SET进行防护。

关键词：晶体管级；软错误；防护技术；防护性能；SEU/SET

中图分类号：TM42 文献标识码：A 文章编号：1006-8937（2013）29-0031-02

晶体管级软错误防护技术主要指的是设计一种对SEU/SET具有防护能力的电路库单元。本文将对以晶体管为单元的软错误防护技术做了简单介绍，概述了双指数电流干扰脉冲，并简要介绍了软错误的建模方法，最后提出了一种防护软错误的DIL-SET时序单元。

1 双指数电流干扰脉冲概述

若要设计防护SEU/SET下的时序单元，对SEU/SET下防护能力进行量化就显得很有必要，进行软错误率的建模计算是以晶体管级为基础的。通常通过两种方法来评估电路的软错误防护能力：首先，使用以晶体管为单位的仿真软件进行软错误的故障注入及软错误率的建模计算。其次，对电路直接进行辐照试验，该方案试验费用高，需要进行流片，试验时间长。

本文中，SEU/SET的故障注入、功耗及延迟估算主要采用Synopsys公司的HSPICE进行。一般情况下，SEU/SET故障注入所采用的干扰源为干扰电流源。如式（1）所示，双指数模型是SEU干扰电流源的估计模型。

Iseu（t）=■（e-t/t2-e-t/t1）（1）

在式（2.1）中，SEU在内部节点产生的干扰电流用ISEU（t）表示，SEU在内部节点产生的积淀电荷用QSEU表示，离子轨迹建立常数用τ1，电荷聚集时间常数由τ2表示。工艺模型与τ2及τ1的取值有着密非常紧密的联系。在不同情况下，180 nm工艺模型的QSEU、τ1、τ2的取值大小如表1所示。

式（1）中，QSEU的取值大小一般与两个因素有着密切的联系，分别为海拔的高度与高能粒子的持续干扰时间。SEU在内部节点产生的积淀电荷的计算方法如公式（2）所示。

Qseu（fc）=10.8・L（um）・LET（Mev-cm2/mg）（2）

式（2）中，fc是淀积电荷QSEU的单位，1fc与10-15库仑相等。Mev-cm2/mg是线性能量转移的单位。L单位为微米（μm），其用来表示高能粒子在撞击芯片过程中的轨迹距离。180 nm工艺下，扰脉冲宽度与LET干的关系由D.G.Mavis测量并给出结果，如图1。从图能够看出，干扰脉冲宽度与LET大概保持线性的关系。

2 软错误建模的方法

在晶体管级进行软错误的模型构造及错误率的计算时，要考虑时钟频率、工艺模型等诸多因素。公式（3）表示的是单个节点的SER的计算方法。时序单元的SER计算方法则由公式（4）则表示。从时序单元的计算方法能够看出，所有内部节点的SER的总和即为锁存器的SER。在设计防护软错误的时序单元时， 使“短板效应”和SER非常大的节点尽量不出现，否则整个时序单元的软错误防护功能将会非常的不理想。

SER（i）=a・WOVi・fck・（e-？茁Qcrit（i）-e-？茁Qcrit（i）） Qcrit（i）

SER（Latch）=■SER（i）（4）

3 DIL-SET单元的提出

本文提出了电路结构如图2所示的DIL-SET锁存器。在输出端使用C单元来阻塞软错误，并且在单元内部构建双模冗余的微结构并是DIL-SET锁存器的设计原理。

如图2，DIL-SET含有两个传输门（TG1、TG2）、两个反相器（INV1、INV2）、三个同构的C单元（CE3、CE2及CE1）。DIL-SET结构有和其它相比，具有如下特点：①如图4.1中加粗黑线所示，交叉互锁是SL1与SL2之间一大的特性。从图能够看出，N3的反馈线能够反馈到CE1与CE2。同理，N4的反馈线也能反馈到CE1与CE2。从图还可以看出， SL1的内部节点之一是N3，SL2也为其反馈线连接点。SL2的内部节点之一是N4，SL1也为其反馈线连接点。因此，SL1与SL2之间具有交叉互锁的结构特性。内部节点的关键电荷的增强能够通过SL1及SL2之间的交叉互锁结构实现，使得DIL-SET下的抗SEU的能力得到提高。②N3、N4连接CE3，其为S L1与SL2的输出端，N3与N4的逻辑值会由于SL1或SL2其中任何一个发生SEU而发生变化，由于CE3的输出端Q能够保持不变，那么错误的逻辑值便不能从CE3传递出去，从而能够有效的阻塞软错误的发生。③D1及D2是DIL-SET的双路分离输入，它们的逻辑值是一样的。④ DIL-SET结构是对称的，因此，在正常的工作状态下，N6及N9、N3及N4、N7及N10、N5及N8的逻辑值是一样的。

DIL-SET软错误防护的原理表如表2所示。表2中的第一列数据表示的是内部节点，表2中的第二列数据表示的是对应的等效节点。在内部节点发生SEU时是否能有防护软错误的作用则由第三列到第五列的数据表示。表中符号“X”指的是不具有软错误防护的作用，符号“√”指的是具有软错误防护的作用。

CE3的两个输入端N3和N4的逻辑值会因N3点发生软错误而不同，又由于CE3的输出端Q能够保持不变，从而能够预防错误的逻辑值从CE3的输出端Q影响到后面一级的逻辑。N3的瞬态干扰脉冲由交叉互锁的反馈连线传递到CE1与CE2，同时通过交叉互锁的反馈连线，N4的正确逻辑值也传递到CE1与CE2。N3与N4为CE1的两个输入端，由于它们的逻辑值是不同的， N6是CE1的输出端，其保持不变。N3与N4也为CE2的两个输入端，由于它们的逻辑值也是不一样的，N9为CE2的输出端，其也保持不变。因此，CE1与CE2之间的交叉互锁结构，不仅能够使内部节点的错误逻辑值快速的进行自我恢复，还能够避免把软错误传递到后面一级的逻辑，使软错误的影响控制在最小范围内。

4 结 论

本文概述了相关的晶体管级的软错误防护的技术。提出了一种防护软错误的DIL-SET下单元。DIL-SET在输出端使用C单元来阻塞SEU，且在单元内部构建双模冗余的微结构。DIL-SET可以对SET进行软错误的防护，其功能也具有很好的扩展性。

参考文献：

[1] 龚锐，陈微，刘芳，等.FT51：一种容软错误高可靠微控制器[J].计算机学报，2007，30（10）：1662-1673.

[2] 张仕健.处理器容错技术的相关研究[J].信息技术快报，2007，5（6）：25-31.

[3] 傅忠传，陈红松，崔刚，等.处理器容错技术研究与展望[J].计算机研究与发展，2007，44（l）：154-160.