接口电路范文
时间：2023-10-30 09:04:03
接口电路篇1
关键词：接触网；接口
0 引言
接触网作为电气化铁路牵引供变电系统的重要组成部分，其设计、施工标准日益得到提高，但接触网接口管理仍存在不少问题，涉及铁路路基、桥涵、隧道、轨道、站场、通信、信号、灾害监测、维修设施、动车组、房屋建筑、声屏障等专业。笔者根据工作经验，将接触网相关接口问题及应对措施总结如下，以供学习交流。
1 影响接触网接口管理的因素
1.1 设计方面
①本专业设计漏项；②相关专业间未沟通、未彼此提出预留要求；③由于合同关系不同设计院之间未进行设计对接或者联络不充分；④设计变更。
1.2 施工方面
①施工质量问题（包含为未按图施工、测量偏差等）；②施工工序不合理；③施工单位（或专业）间干扰、损坏；④未注意现场材料、设备或成品的保护；⑤专业间物资交接。
1.3 运维方面
①设备管理单位维护不到位；②非设备管理单位的损坏；③不同专业间的运维工作未同步展开，如（电务）信号更换信号扼流变，有时需接触网吸上线同步调整位置；④事故或故障。
1.4 其他因素
①极端自然天气引起的各种破坏；②动物破坏，以鸟类为主；③路外人员的恶意破坏。
2 接触网接口的分类
接触网接口事宜可分为内部接口、外部接口，其相互关系见图1。
内部接口：牵引供电系统与动车组系统间；牵引供电系统与通信信号系统间；动车组系统与工务工程系统间等。外部接口：牵引供电系统与公用电力系统间；接触网与外部环境间。
图1 接触网与相关专业的接口关系图
3 接口问题的应对措施
本文侧重从设计与施工两大方面介绍应对措施。
3.1 设计可采取的措施
①路基设计时应考虑接触网预留基础对路基的影响、预留基础位置与电缆沟槽件的匹配布置、综合接地在路基上设置与预埋等接口事宜。②桥涵设计时应考虑接触网支柱基础预留、下锚拉线基础预留、避车台预留接触网落锚条件，桥梁综合接地设置与预埋、接触网特殊桥支柱、沟槽管洞预留等接口事宜，跨线建筑物的净空应满足接触网设置要求。③隧道设计时应考虑接触网安装预留埋件及其布置、隧道内锚段关节及关节洞、下锚洞设置与预留、隧道内综合接地设置与预留、隧道内接触网设备安装洞预留、沟槽管洞预留等接口事宜。④站场、车站建筑设计时需考虑接触网支柱对线间距的影响、站场接触网支柱基础及其平面布置、站台雨棚合架、雨棚及高架绽放的综合接地设置与预埋、反向行车时车站八字渡线、单渡线与接触网匹配设置等接口事宜。当采用风雨棚结构形式时，应考虑寒冷地区棚顶冬季融雪对接触网绝缘设备的影响。⑤沿线桥梁、路基、跨线建筑物、无砟轨道、站房、站台、雨棚、接触网预留基础等建筑物应设置电气化闪络保护等电位措施，综合接地系统应考虑电力牵引供电接地极防雷纳入的接口事宜。⑥线路、桥梁、隧道、车站等应考虑电气化专用的电缆敷设通道设施（如电缆沟、轨道管槽、电缆桥架、电缆隧道等）。⑦接触网、信号专业设计应综合考虑接触网关节位置对信号机设置的要求，电分相布置与接收信号车载设备、列控信息配置、钢轨回流连接设置的接口事宜。⑧接触网应综合考虑防灾监控设施、通信漏缆、精测设备与接触网设施的合设要求，一般不采用同杆设置。⑨声屏障、防灾报警等设置不应影响接触网坠砣的正常工作，遇有接触网补偿装置、开关设备安装时应做特殊处理。⑩轨道专业的精测网设置不应影响接触网补偿装置的正常工作，遇有接触网补偿装置时应做特殊处理。11接触网的电缆终端需与其他专业设备或材料安装匹配。
3.2 施工方面可采取的措施
①严格按照施规、验标及设计图纸控制施工质量。尤其要注意不同施工单位之间的接接事宜，如预留基础。接收单位要提前介入，业主单位要统一组织。②合理安排施工步骤，既要考虑本专业施工的合理性，也要考虑其他专业的施工时间及先后顺序。一般原则是先土建再四电，先下部施工后上部作业。③做好现场文明施工管理，提高成品保护力度。以物防物，以人管物的防护措施根据不同条件兼顾采用。坚持做到人走料清、安全文明。④组织好不同专业间或不同单位间的物资交接工作。如：接触网预留基础螺帽与螺栓不匹配，接触网基础螺栓的螺冒、垫片尺寸不规范，采用电镀锌非热浸镀锌等问题屡见不鲜。相关单位（业主、设计、施工、监理）应提前介入，明确设计图纸、材质标准，以便移交材料质量满足相关要求。⑤加强同步实施项目的管理，可采取台账式管理模式，对涉及的施工项目逐一列表，如接触网杆基础、电缆沟槽、声屏障基础与路基同步施工事宜。
4 结束语
接触网接口问题涉及多个专业，相互参照、影响，解决好接口问题的关键必须从设计源头抓起，其次在后期的施工阶段，接触网专业与站前（土建）、站后（四电）同步作业项目一定要协同实施，才能最终保障接触网质量的安全、可靠。
接口电路篇2
关键词：高速铁路 四电 接口
一、引言：
铁路运输是我国重要的运输方式之一，随着我国经济的不断发展以及人民生活水平的提高，对运输的要求提出了越来越高的要求。而随着科学技术的日益完善，高速铁路应运而生，高速铁路的里程数越来越高。其重要性正日益凸现出来。高速铁路的建设是一个复杂、巨大的工程，涉及多个参与方，出现了大量的接口问题，为此管理各种形式的接口问题成为高速铁路建设管理的重要关键环节之一，因此对高速铁路项目的施工接口进行有效管理是十分有必要的。
二、接口产生的原因
高速铁路建设涉及多个高新技术领域复杂且庞大的系统组合，各系统间的衔接极为复杂，整体性要求特别高。要实施有效的接口管理，首先要明确接口产生的原因，并分析接口管理中存在哪些影响因素。
1专业性：
高速铁路项目建设周期涉及到的专业非常多，土建施工单位、站房施工单位、四电施工单位、铺轨施工单位等，分别有不同的单位进行施工，每个项目施工的设计也是不同的，彼此之间的联系也非常少，每个单位同时都有自身的利益目标。因此不同专业主体之间因为利益目标的不统一，就会产生许多的矛盾和冲突。
2现场实际情况的变化及技术的变更
高铁施工因受征地、拆迁等地方因素影响，或因方案等的变更造成的接口位置的变化，从而使接口位置发生变化，原来的接口不能使用。如基站或中继站因为位置的变更，原来的接口位置满足不了需求，需要新的接口。
3高铁建设的阶段性：
高铁建设每个阶段都有不同的施工任务，不仅要延续上个阶段的工作，更要交接好跟下个阶段工作的关系。每个阶段都有不同的参建单位，而每个参建单位不同阶段承担的工作量也不相同。如站前土建单位先进场施工，后续四电施工单位及站房、铺轨单位进场施工。这些特点造成各个阶段的施工衔接存在较大的误差，产生较多的接口问题。在设计及施工阶段，着重考虑设计工作及施工工作的便利行，没有将后续运营工作考虑进去，而在维管单位介入以后，根据其要求又要增加新的接口内容。
二、四电接口的范围及重要性：
高速铁路牵引供电与通信、信号、电力一起称为“四电”系统，“四电”接口工程指站前、站后两大专业之间的预留和配合工程。主要范围包括：综合接地、接触网基础、各类过轨管道、电缆上下桥预埋槽道、电缆槽及手孔。
客运专线工程建设是一项复杂的系统工程，为此在土建施工过程中较多地考虑了电气化、电力、通信、信号等专业的预留、预埋等基础施工项目，施工过程中需要土建施工方与站后四电施工单位加强沟通，确保各项预留、预埋措施满足站后工程的需要。接口是前道工序与后道工序的衔接，是土建施工单位与四电施工单位的交叉配合的关键部位，是多方面工程综合在一起按施工先后顺序，不同时机施工作业的系统集成。接口工程的好坏不仅影响站后施工单位的工程质量和进度，也会对主体工程的成败产生不同的效果，甚至对全线的调试、运营和安全构成影响。所以接口工程是本体工程自身的需要，接口管理是保障接口工程质量的必要手段，做好接口工程是保证客运专线建设达到世界一流客运专线铁路的重要组成部份。
三、四电接口中常见问题及原因分析：
（一）常见问题：
1、接触网基础：以京石客专为例，接触网基础在进行接口检查过程，主要存在以下问题：螺栓间距超标、螺栓外露短、螺栓弯曲、螺栓锈蚀、基础扭面、限界不足、基础及螺栓型号错误、基础漏做等。
项目序号 项目名称 技术标准 备注
No.1 支柱基础位置
（设计里程） 支柱基础及拉线基础设计位置（设计里程），符合设计院提供的支柱基础预留布置图
跨距按照设计图纸进行检查，施工误差控制范围为±500mm
梁上接触网支柱基础中心至相邻梁缝中心距离一般为8m
采用双支柱时，两支柱距离为2000mm
No.2 基础型号及
构造 支柱基础及拉线基础型号与接口预留表中型号一致
基础构造与设计图一致
No.3 基础高度 基础顶面至路基面距离为200mm，误差控制范围±20mm
螺栓外露 螺栓外露长度190mm，误差控制范围为±5mm
No.4 与线路中心线的距离 接触网基础中心到线路中心的距离为3150m，上下行并列对称设置，误差控制范围为0～+50mm
No.5 基础转角误差 基础横线路方向的中心线与线路中心线垂直，偏差不大于2°
No.6 基础螺栓间距 地脚螺栓顺线路方向间距160mm，横向430mm；地脚螺栓间距误差为±1mm，垂直度误差为±1mm
No.7 拉线基础位置 拉线基础中心到接触网基础中心的距离为7000mm，拉线基础和锚柱基础均在同一片梁上，误差控制范围为0～+50mm；螺栓外露长度100mm
No.8 硬横跨基础 同一组硬横跨两基础中心线垂直于车站正线，施工偏差不大于2°
No.9 外观质量 混凝土基础表面平整光滑，无裂纹、破损现象
详细检查基础螺栓布置情况，螺栓无倾斜、歪曲现象，地脚螺栓采用保护措施。
2、隧道滑槽：滑槽长短不一，左右不齐，间距超标，八字型情况较多；槽道施工时倾斜扭曲造成槽道报废；槽道内填充物破损较多，槽道内有水泥浆渗入等。
3、过轨管：未按设计要求预埋过轨管，过轨管数量不足；过轨管道端口未临时采取措施封堵，导致管道内出现杂物封堵管道：过轨管没有预留铁丝；过轨管由多节拼接或焊接而成，未采用套接；预埋的管道成直角弯，不能满足电缆敷设半径的要求；未按设计要求选用材质符合要求的过轨管道。
4、综合接地：接地端子设置位置不正确；接地钢筋存在虚接现象；接地端子埋设过深，在混凝土面里面；接地端子漏埋等。
5、站房范围内：预埋槽钢不正确不能满足设备安装条件；电缆进各个机房里面路径不明确或没有等。
（二）原因分析：造成以上问题的原因主要是：土建单位对接触网标准，不清晰、不明确，没有把标准落实到作业层面上去；把接口管理退化为站后预留接口管理，对接口管理的理解就是设计院出图。同时对四电专业的预埋重视程度不足再加上工期因素的制约等。
（三）防治措施及方法：
1、桥梁段根据电力、通信信号专业相关资料，桥墩台顺线路方向两侧预留电力、通信信号电缆上网爬架，预留爬架桥墩承载两片梁各预留半边锯齿孔；根据接触网预留接口图，桥墩台横线路方向田野侧预留接触网电缆上网爬架，预留爬架桥墩承载两片梁各预留半个锯齿孔，相应基础两侧各预留相应圆孔，以便供电线电缆从桥下穿向桥面。根据“四电”专业预留接口图，其梁桥面需预留接触网基础（支柱基础、拉线基础）、电力电缆槽、通信信号电缆槽还需预留相关接地端子。针对桥梁预留质量问题，结合现场情况，重点检查现浇梁区段接口预留。根据京石客专施工经验，接口预留施工前，进驻梁场“四电”接口检查人员与监理共同对浇筑前已完成预留接口施工项目进行逐项检查，重点观察现浇梁浇筑过程中预留接口情况。
2、路基段根据“四电”专业路基预留接口布置图，路基段需要预留接触网基础（支柱基础、拉线基础）、电力电缆槽、通信信号电缆槽、基础预留接地端子、过轨管。针对路基段预留接口质量问题，结合现场情况，建议路基顶层混凝土浇筑前尽早与接触网、电力、通信信号设计沟通，确定过轨管位置、数量。根据京石客专施工经验，建议施工前，进驻梁场“四电”预留接口检查人员与监理共同对浇筑前已完成路基段预留接口施工项目进行逐项检查，重点观察现浇梁浇筑过程中预留接口情况，重点检查过轨管预留情况。
2、隧道段根据设计文件，隧道段预留接口分内置槽道和种植化学锚栓两种。京石客专采用内置槽道接口预留形式。根据接触网专业隧道预留接口布置图，隧道内需预留接触网吊柱、附加线吊柱、无补偿下锚、全补偿下锚、附加线对向下锚预留安装槽道、综合接地端子。防治措施及方法针对隧道内预留槽道问题较多、较普遍，隧道槽道预留安装前，“四电”专业接口人员进行现场检查，使用特殊模具固定槽道横、纵线路两个方向，对槽道埋深、槽道内部杂质、隧道口附加线下锚预留槽道距隧道口距离、全补偿下锚装置配套槽道、槽道距延伸缝距离需重点关注。无砟轨道无砟轨道为接触网专业提供腕臂安装依据，为通信信号专业预留绝缘轨道板综合接地端子。无砟轨道接口主要存在问题（1）接触网专业：轨道板辅设或调整不到位，直接影响接触网腕臂预配，轨道安装调整不到位，直接影响接触网悬挂调整。（2）通信、信号专业：轨道板无预留接地端子或预留接地端子位置不正确。防治方法针对轨道板或轨道对“四电”接口影响大，“四电”专业接口人员需随时与其接口施工单位协调联系，了解轨道板及轨道敷设、调整情况，接地端子预留情况，并需监理、预留接口施工单位共同对接地端子电阻值进行检测确认。
四、四电接口施工过程管理措施：
要加强四电接口施工的过程管理，就必须采取有效的管理措施，才能保证管理达到效果。所以需要从以下方面进行管理：
1、建立完善的接口管理制度和体系，明确各参建方的职责。
2、参建单位均配置四电专业管理人员，加强对四电接口工程的技术管理。
3、对接口图纸进行优化，根据现场实际情况，尽可能的优化，使设计更为合理，从而也能降低工程成本。
4、加强四电接口施工的技术交底，让所有参与四电接口施工的人员认识到四电接口施工的重要性，并全面熟悉设计意图，进而更好的施工。
5、定期进行培训，让所有参见人员更深刻的认识四电接口，掌握四电相关的基本知识。
6、编制作业指导手册，分发给监理、各级管理人员以及施工人员，让所有的人员随时随地的能够学习四电知识，更好的对现场进行控制。
7、组织施工单位相互观摩学习和技术交流，对施工质量好的单位进行表彰奖励，各参建单位相互学习，取长补短，有效的推动四电接口施工质量向更高的目标发展。
五、结束语
四电接口施工具有工程量小、工作量大，分布范围广，设计专业多，技术复杂，施工难度大，验收标准严，管理难度大的特点。四电施工的质量直接与列车运营有着密不可分的关系。所以在施工过程中，需要严格的加强过程管理，只有采取了有效的管理措施，加强了过程控制，才能使工程一次性合格，进而减少了不必要的返工、二次施工等，从而真正实现安全优质工程。
参考文献：
[1] 《四电接口及综合接地系统施工指导手册》 京石铁路客运专线有限公司 2009.06.
[2]《铁路综合接地系统》（通号（2009）9301） 中国中铁二院工程集团有限责任公司 2009.02.
[3]《高速铁路电力牵引供电工程施工质量验收标准》（TB10758-2010）
接口电路篇3
在工业过程控制和检测系统中,接口电路的设计非常重要.随着计算机技术的高速发展以及价格的降低,直接利用计算机实现数据采集可以有效地利用计算机的系统资源,配以完善的软件,可以实现虚拟仪器完成多种功能,但是在实现这一功能的关键是接口电路设计.总线技术的发展为设计提供了很多的方便,ISA总线就是被广泛采用的一种,文中对ISA总线的功能、时序等做了较详尽的分析,在此基础上针对开关磁阻电动机本身结构和特点,设计了基于ISA总线的开关磁阻电动机测试系统的接口电路.经实际调试,该接口电路可完成开头磁阻电动机各参量的采集,并工作稳定、可靠.ISA总线有很多优点,但在某些方面已逐渐显出不足:在些速度要求高的场合,ISA总线的速度上限已成为高速A/D转换器与主机间瓶颈;ISA总线接口卡无法实现资源的自动配置;以及计算机主板的ISA插槽在逐渐的消失,所以该文又提出设计基于PCI总线的接口电路.文中对PCI总线的接口规范和时序进行了分析,对配置空间进行了研究.分析实现PCI总线的接口电路的方法,提出了采用通用的PCI接口芯片PCI9052的方法来设计接口电路,把设计时需要考虑的PCI侧的问题,转移到局部侧来,问题变得简单而直接.由此实现数据的高速采集和即插即用.
接口电路篇4
关键词：外部设备互连总线；局部总线；接口电路；PCI9052；应用
1引言
PCI（PeripheralComponentInterconnect）总线具有独立于处理器、高数据传速率、即插即用、低功耗、适应性强等特点，已成为微型机的主流总线。基于PCI总线形成的CompactPCI和PXI总线广泛应用于仪器和自动化领域。随着PCI总线的广泛应用，其接口的设计开发显得尤为重要。由于PCI总线的独特性能，如信号负载能力、支持数据的突发传送、地址/数据、命令/字节使能信号总线复用等，使中小规模的器件难以实现接口电路。实现PCI总线接口一般采用CPLD或FPGA设计PCI接口，这种方法难度很大；另一种是采用专用的PCI接口电路，使设计开发者免除繁琐的时序分析，缩短开发周期，降低开发成本。本文介绍PCI9052接口电路的功能及其在PCI板卡设计中的应用。
2接口电路
PCI9052是PLX公司开发的低价位PCI总线目标接口电路,功耗低,采用PQFP型160引脚封装,符合PCI2.1规范,它的局部总线(LOCALBUS)可以通过编程设置为8/16/32位的(非)复用总线，数据传送率可达到132Mb/s。提供了ISA接口，可以使ISA适配器迅速、低成本地转换到PCI总线上。主要功能与特性如下所述：
异步操作。PCI9052的LocalBus与PCI总线的时钟相互独立运行,两总线的异步运行便于高、低速设备的兼容。LocalBus的运行时钟频率范围为0MHz～40MHz,TTL电平，PCI的运行时钟频率范围为0MHz～33MHz。
支持突发操作。PCI9052提供一个64字节的写FIFO和一个32字节的读FIFO,从而支持预取模式即突发操作。
中断产生器。可以由LocalBus的二个中断信号LINTi1和LINTi2产生一个PCI中断信号INTA＃。
串行EEPROM接口，用于存放PCI总线和Local总线的配置信息。
5个局域总线地址空间和4个片选，基址和地址范围可以由串行EEPROM或主控设备进行编程。
大/小Endian模式的字节交换，有二种交换字节顺序的输出方式。
总线驱动。所有地址、数据和控制信号都有PCI9052直接驱动，不用额外的驱动电路。
Localbus等待状态。除了等待信号LRDYI＃用于握手之外,PCI9052还有一个内部等待产生器(包括地址到数据周期、数据到数据周期和数据到地址周期的等待)。
PCI锁定机制。主控设备可以通过锁定信号占有对PCI9052的唯一访问权。
ISA总线模式。PCI9052提供一个ISA逻辑接口，用户可直接使PCI总线和ISA总线相连,可以非常容易地将ISA设计转换到PCI。
PCI9052的接口示意图如图1所示。
图1PCI总线接口示意图
3PCI9052的功能及操作
3.1初始化
上电时，PCI总线的RST＃信号将PCI9052的内部寄存器设置为缺省值，同时，PCI9052输出局部复位信号（LRESET＃），并且检查EEPROM是否存在。如果设备上装有EEPROM，且EEPROM的第一个16字节非空，那么，PCI9052根据EEPROM内容设置内部寄存器,否则设为缺省值。
3.2复位
PCI9052支持二种复位方式：硬件复位和软件复位。硬件复位是PCI9052总线接口的RST＃信号输入有效时将引起整个PCI9052复位,并输出LRESET＃局部复位信号。软件复位是PCI总线上的主机可以通过设置控制寄存器CNTRL(50H)中的软件复位字节(Bit30)来对PCI9052复位,并输出LRESET＃信号。此时，PCI和局部总线的配置寄存器的值将保持不变。当CNTRL中的软件复位字节有效时，PCI9052仅对配置寄存器的访问应答，对局部总线的访问不响应。PCI9052保持这种状态直到PCI总线上的主机清除软件复位字节。
3.3对串行EEPROM接口的访问
复位后,PCI9052开始读串行EEPROM，若读出的第一个字非FFFFH，则PCI9052认为有一个有效的EEPROM存在，并且继续进行读操作，否则，认为EEPROM无效。PCI总线的主设备可以读、写连接在PCI9052上的串行EEPROM。对其进行读、写操作之前需要将控制寄存器CNTRL[25](使能位)设置为“1”,并控制CNTRL[24]位以产生串行EEPROM的时钟，然后，从EEDI送入指令代码。如果在指令代码之后由EEDO输出“0”,则表明可以对其进行读、写。需要结束操作时,只要将CNTRL[25]设置为“0”即可。
3.4对内部寄存器访问
PCI9052提供了二种类型的片内寄存器,即PCI配置寄存器和局部配置寄存器,二者都只能由PCI总线和串行EEPROM访问,也可以通过设置寄存器CNTRL[13：12]禁止对后者的访问，这样，极大地增强了接口设计的灵活性。
3.5直接数据传输模式
PCI9052支持PCI总线上的主处理器对局部总线上的设备进行直接访问。PCI9052的配置寄存器将访问映射到局部地址空间。片内的读写FIFO存储器使PCI9052支持PCI总线与局部总线之间进行高性能的猝发传送。PCI总线主控访问局部总线示意图如图2所示。
图2PCI主控直接访问局部示意图
3.6PCI中断(INTA＃)的产生
要产生PCI中断INTA＃,首先将寄存器INTCSR[6](PCI中断使能位)设置为“1”,如果需要以软件方式产生中断,则只需将INTCSR[7](软件中断位)设置为“1”。如果系统设计方案中选用由局部总线上的设备产生中断信号INTi1和INTi2、再生成PCI中断INTA＃的方式,只要将寄存器INTCSR的相关位按表1进行设置,复位后INTCSR的值全部为“0”。
表1寄存器INTCSR相关的设置
位
含义
设置为“1”
设置为“0”
0（3）
INTil(INTi2)
使能
使能
禁止
1（4）
极性
高电平有效
低电平有效
2（5）
状态
中断激活
中断末激活
8（9）
选择使能
边缘触发
电平触发
10（11）
边缘触发清除位
清除边缘触发
保持
4应用实例
PCI9052是功能非常强大的PCI接口电路，用它设计PCI适配卡将使接口变得非常方便。图3是PCI主处理机读取SRAM的接口示意图，其主要功能是实现对RAM的单次或突发读、写操作。
图3存储器突发读写示意图
4.1电路连接
按照图3中的连接电路，对于SRAM主要有以下几个引脚：A（17，0）、I/O（7，0）、OE、CE、WE等。地址线A（17，2）与本地地址线LA[17，2]相连，根据PCI9052的LBE[0，3]＃的定义，这里用8位数据总线将LBE0＃与A0连接，LBE1＃与A1连接，OE与PCI9052的CS0＃相连。PCI9052为设计人员提供了4个片选信号CS（3：0）＃，可以为4个设备提供片选信号，这样，可以避免设计人员在设计电路时设计片选解码电路，其地址和范围可由其对应的内部寄存内部本地寄存器配置。串行EEPROM用于存储配置寄存器内的配置信息，可以采用NM93C46或与之兼容的存储器。
4.2寄存器设定
电路连接好后，要使电路能正常工作，必须对PCI9052内部寄存器进行配置。根据电路性能及特点，应将寄存器设定为非复用工作方式,采取存储器映射,8位数据总线。局部总线0的基地址寄存器值为240001H，其地址范围寄存器值为3FFF8H，其描述寄存器值为39H；片选0基址寄存器的初始值为4C0001；命令寄存器的初始值为02H；状态寄存器的初始值为800H，其他寄存器采用默认值。确定好各个寄存器的值后，应依据一定的次序将寄存器的初始值写入EEPROM。
4.3驱动程序的开发
为了从PCI总线配置寄存器中获得主机动态分配的映射基址并对映射端口进行读写,必须编写驱动程序。编写Windows驱动程序时,可以使用DDK，但难度较大。为了简化驱动程序开发,可使用Jungo公司推出的WinDriver开发工具。WinDriver可自动生成VxD驱动程序及相应的高级函数。使用者不需具备Windows驱动程序开发知识,所生成的高级函数可直接在VC或CBuilder等高级编程语言中调用。
5结论
实用证明，用专用PCI接口电路对设计PCI接口卡带来很大的方便。本文主要介绍PLX公司的PCI9052专用接口电路，设计者可根据需要选用其他接口电路，不需要ISA接口时，可选用PCI9050；需要DMA数据传送时，可选用PCI9054。专用接口电路是设计PCI适配卡的最佳方法，不但大大缩短了设计周期，而且有利于驱动程序的开发。
参考文献
[1]李贵山.戚德虎.PCI局部总线开发者指南[M].西安：西安电子科技大学出版社，1997.
[2]杨全胜.胡友彬.现代微机原理与接口技术[M].北京：电子工业出版社，2002.
接口电路篇5
现场总线是安装在生产过程区域的现场设备/仪表与控制室内的自动控制装置/系统之间的一种串行数字式多点双向通信的数据总线，多用于工空等领域，应用现场总线技术不仅可以降低系统的布线成本，还具有设计简单、调试方便等优点，同时，由于现场总线本身还提供了灵活而又功能强大的协议，这就使得用户对系统配置，设备选型具有强大的自，可以任意组合多种功能模块扩充系统的功能。在众多的现场工业总线中，CAN总线是一种具有国际标准而且性能价格比又较高的现场总线，它在当今自动控制领域中的应用极为广泛，并发挥着重要的作用。一个由CAN总线构成的单一网络中，理论上可以挂接无数个节点。实际应用中，节点数目受网络硬件的电气特性所限制。CAN可提供高达1Mbit/s的数据传输速率，这使实时控制变得非常容易。另外，硬件的错误检定特性也增强了CAN的抗电磁干扰能力。
CAN通讯协议描述了在设备之间信息如何传递。它对层的定义与开放系统互连模型(OSI)一致。每一层与另一设备上相同的那一层通讯。实际的通讯是发生在每一设备上相邻的两层，而设备只通过模型物理层的物理介质互连。CAN的结构定义了模型的最下面的两层：数据链路层和物理层。应用层通过不同的新型协议层（专门用于特殊的工业领域加上由个别CAN用户定义的任何合适的方案）和物理层连接。物理层和数据链路层对于设计者来说是透明的，并包含在所有执行CAN协议的部件中。
实际中，许多设备是RS-232接口，为了实现CAN总线数据和RS-232接口设备数据的传输，设计完成了CAN总线与RS-232转换接口电路设计。
1.CAN总线协议分析
1.1CAN总线主要特点
CAN总线是一种多主式的串行通信总线，具有极高的实时性和可靠行，最高通信速率可以达到1Mbit/s，是一种十分优秀的现场工业总线。CAN总线具有如下特点：
结构简单，只有2根线与外部相连，且内部集成错误探测和管理模块。
通信方式灵活。可以多主方式工作，网络上的其他节点发送信息，而不分主从。
可以点对点、点对多点或者全局广播方式发送和接收数据。
网络上的节点信息可分成不同的优先级，以满足不同的实时要求。
CAN总线通信格式采用短帧格式，每帧字节最多为8个，可满足通常工业领域中控制命令、工作状态及测试数据的一般要求。同时，8字节也不会占用总线时间过长，从而保证了通信的实时性。
采用非破坏性总线仲裁技术。当两个节点同时向总线上发送数据时，优先级低的节点主动停止数据发送，而优先级高的节点可不受影响地继续传送数据。这大大的节省了总线仲裁冲突的时间，杂网络负载很重的情况下也不会出现网络瘫痪。
直接通信距离最大可达10Km（速率5Kbit/s以下），最高通信速率可达1Mbit/s（此时距离最长为40Km），节点数可达110个，通信介质可以是双绞线、同轴电缆或光导纤维。
CAN总线通信接口中集成了CAN协议的物理层和数据链路层功能，可完成对通信数据的成帧处理，包括位填充、数据块编码、循环冗余检测、优先级判别等多项工作。
CAN总线采用CRC进行数据检测并可提供相应的错误处理功能，保证了数据通信的可靠性。
1.2CAN总线协议
CAN总线协议主要描述设备之间的信息传递方式，从结构上可分成3个层次，分别对应OSI网络模型的最低两层数据链路层和物理层。CAN总线协议层次结构由高到低如表1-1所示。
表1-1CAN总线协议层次结构
协议层
对应OSI模型
说明
LLC
数据链路层
逻辑链路控制子层，用于为链路中的数据传输提供上层控制手段
MAC
媒体访问控制子层，用于控制帧结构、仲裁、错误界定等数据传输的具体实现
物理层
物理层
物理层的作用是在不同节点之间根据所有的电气属性进行位的实际传输
LLC层和MAC层也可以看作是CAN总线数据链路层的两个子层。其中LLC层接收MAC层传递的报文，主要完成报文滤波、过载通知以及恢复管理等工作。而MAC层则为数据报文的传输进行具体的控制，包括帧结构控制、总线仲裁、错误检测、出错界定、报文收发控制等工作。
物理层定义了信号是如何实际传输的，因此涉及到位时间、位编码、同步的解释，CAN总线协议并未对物理层部分进行具体的规定。
1.3CAN总线报文传输结构
报文传输由以下4个不同的帧类型所表示
1．数据帧：数据帧携带数据从发送器至接收器。
数据帧由7个不同的位场组成：帧起始、仲裁场、控制场、数据场、CRC场、应答场、帧结尾。数据场的长度可以为0。数据帧（或远程帧）通过帧间空间与前述的各帧分开。
2．远程帧：总线单元发出远程帧，请求发送具有同一识别符的数据帧。
远程帧由6个不同的位场组成：帧起始、仲裁场、控制场、CRC场、应答场、帧末尾。通过发送远程帧，作为某数据接收器的站通过其资源节点对不同的数据传送进行初始化设置。
3．错误帧：任何单元检测到总线错误就发出错误帧。
错误帧由两个不同的场组成。第一个场用作为不同站提供的错误标志（ERRORFLAG）的叠加。第二个场是错误界定符。
为了能正确地终止错误帧，"错误被动"的节点要求总线至少有长度为3个位时间的总线空闲（如果"错误被动"的接收器有本地错误的话）。因此，总线的载荷不应为100%。有两种形式的错误标志，主动错误标志（Activeerrorflag）和被动错误标志（Passiveerrorflag）。
4．过载帧：过载帧用以在先行的和后续的数据帧（或远程帧）之间提供一附加的延时。
过载帧包括两个位场：过载标志和过载界定符。
有两种过载条件都会导致过载标志的传送：
（1）接收器的内部条件（此接收器对于下一数据帧或远程帧需要有一延时）。
（2）间歇场期间检测到一"显性"位。
由过载条件1而引发的过载帧只允许起始于所期望的间歇场的第一个位时间开始。而由过载条件2引发的过载帧应起始于所检测到"显性"位之后的位。
1.4CAN总线错误处理
1.4.1错误检测
有以下5种不同的错误类型（这5种错误不会相互排斥）
1．位错误（BitError）
单元在发送位的同时也对总线进行监视。如果所发送的位值与所监视的位值不相合，则在此位时间里检测到一个位错误。但是在仲裁场（ARBITRATIONFIELD）的填充位流期间或应答间隙（ACKSLOT）发送一"隐性"位的情况是例外的。此时，当监视到一"显性"位时，不会发出位错误。当发送器发送一个被动错误标志但检测到"显性"位时，也不视为位错误。
2．填充错误（StruffError）
如果在使用位填充法进行编码的信息中，出现了第6个连续相同的位电平时，将检测到一个填充错误。
3．CRC错误（CRCError）
CRC序列包括发送器的CRC计算结果。接收器计算CRC的方法与发送器相同。如果计算结果与接收到CRC序列的结果不相符，则检测到一个CRC错误。
4．形式错误（FormError）
当一个固定形式的位场含有1个或多个非法位，则检测到一个形式错误。(备注：接收器的帧末尾最后一位期间的显性位不被当作帧错误)
5．应答错误（AcknowledgmentError）
只要在应答间隙（ACKSLOT）期间所监视的位不为"显性"，则发送器会检测到一个应答错误。
1.4.2错误标定
检测到错误条件的站通过发送错误标志指示错误。对于"错误主动"的节点，错误信息为"主动错误标志"，对于"错误被动"的节点，错误信息为"被动错误标志"。站检测到无论是位错误、填充错误、形式错误，还是应答错误，这个站会在下一位时发出错误标志信息。只要检测到的错误的条件是CRC错误，错误标志的发送开始于ACK界定符之后的位（其他的错误条件除外）。
2.CAN控制器SJA1000分析
2.1CAN节点结构与SJA1000操作模式
SJA1000独立的CAN控制器有2个不同的操作模式：
BasicCAN模式（和PCA82C200兼容）；
PeliCAN模式
BasicCAN模式是上电后默认的操作模式。因此用PCA82C200开发的已有硬件和软件可以直接在SJA1000上使用，而不用作任何修改。
PeliCAN模式是新的操作模式，它能够处理所有CAN2.0B规范的帧类型。而且它还提供一些增强功能，例如，SJA1000支持一些错误分析功能，支持系统诊断、系统维护和系统优化，而且这个模式里也加入了对一般CPU的支持和系统自身测试的功能。使SJA1000能应用于更宽的领域。
本设计采用PeliCAN模式，因此只给出PeliCAN模式增强功能。如表2-1所示。
表2-1PeliCAN模式的增强功能
CAN2.0B(active)
CAN2.0Bactive支持带有29位标识符的网络扩展应用
发送缓冲器
有11位或29位标识符的报文的单报文发送缓冲器
增强的验收滤波器
两个验收滤波器模式支持11位和29位标识符的滤波
可读的错误计数器
支持错误分析在原型阶段和在正常操作期间可用于：诊断、系统维护、系统优化
可编程的出错警告界限
错误代码捕捉寄存器
出错中断
仲裁丢失捕捉中断
支持系统优化包括报文延迟时间的分析
单次发送
使软件命令最小化和允许快速重载发送缓冲器
仅听模式
SJA1000能够作为一个认可的CAN监控器操作，可以分析CAN总线通信或进行自动位速率检测
自测试模式
支持全部CAN节点的功能自测试或在一个系统内的自接收
通常，每个CAN模块能够被分成不同的功能块，如图2-1所示。
CAN控制器执行在CAN规范里规定的完整CAN协议。它通常用于报文缓冲和验收滤波。
通用CAN收发器实现从CAN控制器到CAN总线物理层的电气连接。
而所有这些CAN功能都由一个模块控制器控制，它负责执行应用层的功能。
元器件清单
表3-3CAN总线与RS-2232接口电路设计元气件清单
序号
元件名称
数量（个）
单价（元）
总价（元）
1
AT89C51
1
7.50
7.50
2
SJA1000
1
25.00
25.00
3
HM6116
1
1.00
1.00
4
MAX232
1
5.00
5.00
5
74HC373
1
1.00
1.00
6
PCA82C250
1
6.50
6.50
7
X25045
1
1.00
1.00
8
TLP113
2
3.00
6.00
合计
53.00
结论
本设计完成了CAN总线与RS-232转换接口设计。由于CAN总线与RS-232接口数据通信速率以及通信帧格式都不同，本设计最大优点是解决了这两点不同，实现了数据在CAN总线与RS-232接口之间的传输。且设计中由于使用了CAN总线进行数据传输这就使得通信方式多主性。网络上任意节点可以任意时刻主动地向网络上其他节点发送信息而不分主从。可以点对点，点对多点或全局广播方式发送和接收数据。
由于CAN总线标准没有定义应用层，数据链路层提供与信息内容相应的寻址能力，消息的内容完全由应用解释。且CAN总线的每个数据帧最多只能承载8个字节的数据，因而只适应提供短的变量服务。许多功能还需要扩展。
综上所述，通过此次设计，我们感受到CAN总线带来的各种便利。而且，由于CAN总线具有结构简单、实时性极高、可靠性强且本身具有强大的纠错能力。使得它在当今自动控制领域中的应用极为广泛。由于CAN协议参考OSI开放系统互联模型，可由用户定义应用层协议，通过相关的CAN转接设备，将CAN与计算机相连，利用CAN232B转换器组建一个CAN控制网络，能够很方便的实现RS-232多点组网、远程通讯，并且，不需要更改原有RS-232通讯软件，用户可直接嵌入原有的应用领域，使系统设计达到更先进的水平。
摘要............................................................................................................Ι
ABSTRACT..................................................................................................................................ΙΙ
引言1
1.CAN总线协议分析2
1.1CAN总线主要特点2
1.2CAN总线协议2
1.3CAN总线报文传输结构3
1.4CAN总线错误处理3
1.4.1错误检测3
1.4.2错误标定4
2.CAN控制器SJA1000分析5
2.1CAN节点结构与SJA1000操作模式5
2.2SJA1000内部结构及其功能分析6
3.CAN总线与RS-232转换接口电路设计11
3.1CAN总线与RS-232转换接口电路总体设计11
3.2主控制模块电路设计12
3.2.1AT89C51与6116电路设计13
3.2.2看门狗电路设计14
3.3AT89C51与RS-232转换接口电路设计16
3.3.1RS-232-C标准分析16
3.3.2RS-232与AT89C51接口电路设计18
3.4SJA1000与AT89C51接口电路设计19
3.4.1SJA1000与AT89C51接口电路设计19
3.4.2物理层接口电路设计21
3.5元器件清单22
结论22
致谢24
接口电路篇6
关键词：汽车行驶记录仪 SLE4428逻辑加密IC卡接口保护
中图分类号：U44 文献标识码：A 文章编号：1672-3791（2013）07（b）-0121-01
目前，在汽车行驶记录仪中，使用IC卡识别驾驶员身份并记录相关行驶数据，仍然是最通用和最有效方式，IC卡接口电路是连接IC卡与控制系统的通路，由它实现对IC卡的供电，并满足IC卡不带电插拔的要求。当有卡插入时，接口设备便开始向IC卡供电，但如果插入的是一张电源与地击穿的短路坏卡，或是一个金属片之类的物质，就会造成供电回路的短路，若IC卡接口电路中没有保护措施，就会造成设备或IC卡的损坏。
1 短路保护设计（非法卡、电源与地击穿的坏卡插入时保护）
IC卡的接口电路是连接IC卡和单片机的通路。图1是IC卡的电源电路图，采用78L05三端稳压集成电路作为IC卡工作电源，一方面78L05自身带有输出短路保护；另一方面图1中的Rl和D1构成IC卡短路检测，在正常卡插入时，P3.2（二极管D1负极）为高电平‘1’，Q1输出Vcc IC，正常供电；如果插入了使电源和地短路的非法lC卡，78L05会因输出过载而形成短路保护，P3.2由高电平‘1’变为低电平‘0’，这一短路信息通过R1、D1构成的短路检测电路送入AT89S52单片机，产生外部中断，中断使P1.0为‘1’， Q1截止，电源电路停止为IC卡供电。
2 不带电插拔IC卡功能的实现：
图1中的Q1是控制IC卡电源Vcc IC的，由于IC卡不允许带电插拔，所以要对IC卡的电源进行控制，在IC卡插入后，使P1.0为低电平‘0’，Q1导通，为IC卡供电。在拔卡之前使P1.0为高电平‘1’，Q1截止，IC卡电源断电，然后拔下IC卡。
3 瞬态过压保护设计
图2为IC卡和单片机的接口电路.由于SLE4428 IC卡是集电极开路输出，所以在IC的RST、CLK、I/O）的引脚上加上拉电阻，上拉电阻的电源使用IC卡供电电源，这样在没有IC卡插入的时候接口部分不带电，在RST、CLK和I/O引脚上加人了箝位二极管，这些箝位二极管可以抑制由于线路干扰和逻辑电平变化的边沿产生抖动所带来的瞬态过压，为IC卡提供进一步的保护措施。
图2中SW1和SW2是微动开关，当有卡插入的时候微动开关闭合.使P1.1为低，当卡的时候P1.1为高。
4 结语
实际应用证明，该IC卡信号接口电路应用在由IC卡组成的系统中，安全可靠，现已应用于使用IC卡进行驾驶员身份识别的汽车行驶记录仪，且其接口电路具有通用性，也适用于不带加密的IC卡。
注：
文中P1.0（T2）、P1.1（T2 EX）、P1.2、P1.3、P1.4、P3.2（INT0）为AT89C52单片机的引脚号。
参考文献
[1] 王爱英.智能卡技术[M].北京：清华大学出版社，2000.
[2] Siemens Semiconductors Group ICs for ChipCards SLE 4418/SLE 4428 Intelligent 8-Kbi tEEPROM [M]. Siemens 1994.
接口电路篇7
关键词：卫星地面站；时间；gps；接口电路：研制
gps(clobal positioning system)是全球定位系统的 英文 缩写与简称，是美国继子午仪卫星导航系统后 发展 起来的第二代卫星导航、定位、授时系统。该系统的研制始于1973年，经20余年3个阶段的研制和试验，耗资200亿美元，于1994年全面建成。它是具有在海、陆、空进行全方位定时和三维导航与定位能力的新一代卫星导航与定位系统。早期仅限于美国军方使用，现已对民间开放。
1 gps在国家卫星气象中心及地面站的应用情况
20世纪80年代-90年代，国家卫星气象中心及3个地面站(北京站、广州站、乌鲁木齐站)的时间源，来自于本地配置的铷原子频牢标准和高精度及高稳定度的晶体震荡器，并通过短波接收机与陕西天文台的氢钟对时，使本地时间在相位上与陕西天文台的氰钟保持一致。
从1999年末开始，国家卫星气象中心及3个地面站的时间源都来自于gps上的铷原子频率标准。广州站先后购进了3台gps授时型接收机。
gps授时型接收机是在oem(原始数据接收板)的基础上制作而成。Www.133229.Com一般的gps授时接收机仅提供串行时间码，供本机显示。
2 卫星地面站对时间的要求
卫星地面站对时间的要求非常高。因为极轨气象卫星在离地面860 km的高度上空以地心为同心作圆周运动，瞬时线速度为7.9km/s。卫星进入地面站上空时，伺服跟踪天线要跟踪卫星直至卫星出境。伺服跟踪天线对极轨气象卫星的跟踪和接收采用的是全时序制，即伺服跟踪天线是根据轨道预报来运行的，而轨道预报又是在时间的基础上编制的，只有时间准确，天线才能跟踪准确。从某种角度来说，对极轨气象卫星的跟踪精度取决于时间精度。因此，高稳定度与高精度的时间对气象卫星地面站来说非常重要，连续、稳定、可靠的时间是业务运行的根本保证。
除伺服跟踪需要高稳定度与高精度的时间外， 计算 机系统中的运行控制微机、云图显示、储存、转发微机也需要高精度及高稳定度的时间。
有了高稳定度与高精度的时间源，地面站就可实现站内各在线设备间在时间上的同步、站与卫星中心在时间上的同步、站与卫星在时间上的同步。在这个基础上就能很好地完成卫星的跟踪及卫星云图数据的接收和转发。
3 卫星地面站使用的时间格式
卫星地面站使用的时间格式有两种，即并行码与串行码。在20位时间并行码中，时、分、秒是按bcd码来编码及输出，其中时有6位，分有7位，秒有7位，共有20路tfl电平输出，另加l根地线，需21根并行输出线，这种时间码提供给极轨接收机伺服跟踪系统使用。在时间串行码中，时、分、秒按ascll码格式编码及输出，1位起始位，8位数据位，1位停止位，无奇偶效验，码数率为4800bps，为rs232电平，仅需用1根输出线。这种时间码提供给微机对时使用。
4 接口电路研制背景
4.1 并行码输出接口电路
一般的gps授时设备只输出一路时间串行码。由于没备的特殊要求，供应商特意加了两路20位时间并行码的输出。但这两路输出驱动能力不强，带载能力弱，主要表现为20位时间并行码输出接到我们的接收机后，在接收跟踪天线转动时，伺服单片机上的时间显示有闪烁现象。此时，天线y轴会出现收藏，造成轨道跟踪不正常。我们打开gps授时设备机箱看，发现gps并码输出驱动仅采用了单级74hc574驱动，驱动后分两路输出。如果仅提供给译码显示，驱动是措措有余的，但我们的接收天线在收图转动时，驱动电流较大，此时单片74hc 574驱动显然有些临界。因此，迫切需要研制20位并行码驱动电路，使得每台gps授时设备输出的两路20位时间并行码能同时稳定、可靠地带两台接收机同时工作。
4.2 串行码输出接口电路
gps接收授时没备提供的串行码输出也是仅有一路。一路时间串行码输出仅能供一台微机对时，而我们在线的业务系统微机多达10台，显然时间串行码输出路数太少。因此也迫切需要研制两台一转十六串行码驱动器，彻底解决原gps授时没备串行码驱动能力弱、驱动输出路数不够的问题。
5 接口电路的制作
5.1 20位时间并行码接口电路
20位时间并行码接口又称20位时间并行码驱动器。该电路原理见图1。
5.2 电路说明
20位并行码骄动器采用了二级驱动，时、分、秒分别对应一块驰动芯片74ls244，共使用了9片74ls244 芯片，对20位并行码中的每位信号进行了两级放大。电路合理地采用了先总驱动后分驱动的设计理念，这对电路的接入和今后故障的排查及确认都非常有利。例如：当两路并行码输出的时位(或分位或秒位)有故障，那么故障肯定出在两路共有的驱动级上，而当仅有一路并行码输出的时位(或分位或秒位)有故障，那么故障就肯定出在最后一级驱动级上，只要将对应的芯片换掉即可。
电路中的驱动芯片未采用原gps授时设备驱动电路中采用的驱动芯片74hc574，而是采用长线驱动器74ls244，主要是考虑输出线比较长。
我们将gps授时设备机箱内器件进行了重新排布，腾出了12cm×14cm的空间，故将20位并行码电路板尺寸设计为12cm×14cm，以便安装在gps授时设备机箱内，用回机箱内的电源及输出接头。
5.3 时间串行码接口电路的制作
(1)时间串行码接口电路又称为一转十六串行码驱动器。原理图见图2。
(2)电路说明：电路采用四线接收器mcl489及四线驱动器mcl488共同完成。该电路不但完成了信号电平的转换，而且还完成了信号的驱动。在普通的微机串行通讯口comi或com2上，只要接上一转十六串行码驱动器，启动超级终端程序及设置好码速率、通讯口等。便能收到gps下发的原始串行数据，其中包括年、月、日、时、分、秒、经纬度及高程等信息。 该电路的调试颇费周折，原因是从mcl489的芯片接线图上看，使能端2，5，9，12脚为高电平有效端，因此，我们在设计这个高电平时，是通过电源接口电阻后提供的，但这样，mcl489的三态门输出始终为低电平，即输出不会随着输入的变化而变化。最后，我们将使能端2，5，9，12脚全都悬空(悬空也为逻辑高电平)，mcl489的输出才正常。
由于该电路用到三组电源(+5v、±12v)，有1个输入，16个输出，所以我们定制了机箱，将电路板安装在定制的机箱内。为了直观地观察信号的输入、输出状况，我们在机箱的前面板增加了信号指示灯，并将输入、输出线引至机箱前面板的指示灯上，其中第+灯为输入指示，第二个至第十七个灯为输出指示，每片mcl488对应四路输出，4片mcl488对应十六路输出。通过输出指示灯的亮、灭指示，我们很容易判断每片芯片的工作情况。
6 gps授时设备接口电路投入使用情况
gps授时设备接口电路研制成功后，马上投入了业务使用。其中，20位并行码驱动器的投入使用，使每台gps授时系统能同时、可靠地带两台接收设备正常工作，增加了每台gps授时系统并行码输出的备份能力；两台一转十六串行码驱动器的投入使用，使得原来不足的对时接口一下子变得措措有余，为接收a，b两套系统及 计算 机a，b两套系统(共十余台微机)完全分开工作，打下了坚实的基础，为业务正常运行提供了强有力的保障。
针对新购买的gps授时系统无现成的串行码对时程序，我们按串行码输出格式及码速率，用vb语言自编了可在win—dows 2000下运行的对时程序，使32台微机能通过两台一转十六串行码驱动器同时与gps授时设备对时。
7 加接口电路后的gps授时设备信号流程框图
见图3。
8 结束语
接口电路篇8
关键词：嵌入式系统，图像采集，电路设计
Abstract:Inthispaper,wepresenttwodifferentinterfacesbetweendigitalaimagesensorsandaprocessorforembedsystems,I/OmodeandDMW(DirectMemoryWrite)mode.InI/Omode,processorcanreadimagedatathroughI/Oport,andtheinterfaceissimple.InDMWmode,imagedatacanbewriteintoRAMdirectlywhileaprocessorissuspended.
Keywords:EmbedSystem,ImageCapture,ElectronicCircuit
一、引言
随着半导体技术的飞速发展，具有图像功能的嵌入式应用愈来愈多。从数码相机、可视电话、多功能移动电话等消费产品到门禁、数字视频监视等工业控制及安防产品，图像采集和处理已成为重要的组成部分之一。图像采集需要进行同步信号的处理，比通常的A/D数据采集过程复杂，电路的设计也较为困难。传统PC上的图像采集卡都是在Philips、Brooktree等半导体公司提供的接口芯片基础上，由专业公司开发生产。在嵌入式系统中不同的处理器和图像传感器的信号定义及接口方式不同，没有通用的接口芯片。另外，利用系统中的现有资源设计图像采集电路，可以减少器件数量、缩小产品体积和降低系统成本。所以，通常嵌入式系统中要求自行设计图像采集接口电路。本文针对不同采集速度的要求，提出了两种图像采集接口电路的设计方法。
目前市场上主流的图像传感器有CCD、CMOS两种器件，其中CMOS器件上世纪90年代产生，近年来得到了迅速发展。传感器的输出有模拟和数字两种。由于CMOS器件功耗小、使用方便，具有直接数字图像输出功能，作者在设计时选用了CMOS数字输出图像传感器件。其他方式器件的接口设计与此类似，将在讨论中说明。
本文内容做如下安排：第二部分简述图像信号的特点；第三、四部分分别介绍I/O和内存直接写入两种接口设计方法；最后部分是讨论。
二、图像信号介绍
图1给出了采样时钟(PCLK)和输出数据（D）之间的时序关系。在读取图像数据时用PCLK锁存输出数据。除采样时钟（PCLK）和数据输出(D)外，还有水平方向的行同步信号(HSYNC))和垂直方向的场同步信号（VSYNC）。对于隔行扫描器件，还有帧同步信号（FRAME）。如图2，一帧包括两场。图2中窄的矩形条是同步脉冲，同步脉冲期间数据端口输出的数据无效。
PLCK存在时，图像数据端口连续不断地输出数据。由于行之间以及场之间输出数据无效，在采集图像数据必须考虑同步信号，读取有效数据才能保证图像的完整性。
三、I/O接口设计
对于MCU、DSP处理器，I/O是最方便的访问方式之一。以I/O方式读取图像数据不仅可以简化电路设计，而且程序也很简单。但由于读取每一个像素都要检测状态，在处理器速度低的情况下，读取图像慢。在处理器速度快或图像采集速度要求不高的应用中，I/O接口方式是一个较好的选择。
1、电路原理和结构
在图像传感器和处理器之间，利用两个锁存器分别锁存状态和图像数据，处理器通过两个I/O端口分别读取。图3中，在采样时钟的上升沿数据锁存器保存传感器输出的图像数据，当处理器通过I/O口读取图像时，数据锁存器输出数据。其它情况下，锁存器输出处于高阻状态。处理器通过状态锁存器读取同步信号和图像就绪（Ready）指示信号。在数据锁存器保存图像数据的同时，状态锁存器产生Ready信号（从‘0’到‘1’）。处理器读取图像数据时，Ready信号自动清除（从‘1’到‘0’）。处理器读取状态时锁存器驱动总线，其他情况下输出处于高阻状态。
2、图像读取流程
要保证图像的完整性就必须从一场图像的第一行开始读取，对于隔行扫描输出的图像则必须从一帧的第一行开始读取。读取每行图像数据时，则从该行的第一个像素开始。因此，在读取图像数据前应先判断场和行的起始位置。图4是通过I/O接口方式读取图像数据的流程。读取每个像素数据前先查询数据状态，如果数据已准备好则读取数据。
3、同步信号检测
为了简化电路设计，用处理器直接读取同步信号，然后找出场和行的起始位置。
从图2可以看出，处理器读取同步信号时，信号可能处在同步脉冲状态（‘1’）或正常状态（‘0‘）。对于那些同步信号反向的器件，则分别为‘0’和‘1’。如果信号处于同步脉冲状态，第一次检测到的正常状态就起始位置。如果信号处于正常状态，则首先检测到脉冲状态，然后用同样的方法确定起始位置。
通过上述方法可以检测出场的起始位置和行起始位置。
4、用VHDL设计锁存器
在应用中，以上两个锁存器的功能和其他逻辑集中在一起，用可编程逻辑器件实现。下面分别为它们的VHDL表示。
设DO(0-7)是锁存器输出端，DI(0-7)是锁存器输入端，DM(0-7)是中间状态，Data_R是数据读信号（低电平时有效），则数据锁存器的VHDL描述为：
Process(reset,PCLK)--锁存图像数据
Begin
Ifreset=''''0''''then
DM<="00000000";--清除数据
ElseifPCLK''''eventandPCLK=''''1''''then
DM<=DI;--锁存数据
Endif;
Endprocess;
Process(DM,Data_R)--读取图像数据
Begin
IfData_R=''''0''''then
DO<=DM;--输出图像数据
Else
DO<="ZZZZZZZZ"--输出高阻
Endif;
Endprocess;
进一步设数据有效状态为Dstatus,状态读写信号为Status_R(低点平时有效)，则状态锁存器的VHDL描述为：
Process(reset,PCLK，Data_R)--数据有效状态控制
Begin
Ifreset=''''0''''orData_R=''''0''''then
Dstatus<=''''0'''';--清除状态
ElseifPCLK''''enentandPCLK=''''1''''then
Dstatus<=''''1'''';--设置状态
Endif;
Endprocess;
Process(Dstatus,Status_R)--读取状态和同步信号
Begin
IfStatus_R=''''0''''then
DO0<=Dstatus;
DO1<=VSYNC;
DO2<=HSYNC;
DO3<=FRAME;
Else
DO<="ZZZZZZZZ";--高阻状态
Endif;
Endprocess;
四、内存直接写入接口设计
在处理器速度较慢且图像数据输出的频率不能降低的情况下，采用上述I/O接口方法不能得到完整的图像。另外，有些应用中要求能够实时采集图像。为此，我们设计了高速数据图像采集方法―内存直接写入法。由于SRAM访问控制简单，电路设计方便，被大量嵌入式系统采用，本文以SRAM作为存储器。
1、电路原理和结构
内存直接写入方法通过设计的图像采集控制器（以下简称控制器）不需处理器参与，直接将图像数据写入系统中的内存中，实现高速图像采集。
图5是接口结构图，当需要采集图像时，处理器向控制器发出采集请求，请求信号capture_r从高到低。控制器接到请求脉冲后，发出处理器挂起请求信号HOLD,使处理器的外总线处于高阻状态，释放出总线。控制器收到处理器应答HOLDA后管理总线，同时检测图像同步信号。当检测到图像开始位置时，控制器自动产生地址和读写控制信号将图像数据直接写入内存中。图像采集完成后，控制器自动将总线控制权交还处理器，处理器继续运行，控制器中与采集相关的状态复位。控制器可以根据同步信号或设定的采集图像大小确定采集是否完成。
在图5中，控制器包括同步信号检测、地址发生器、SRAM写控制器、总线控制器和处理器握手电路等主要部分。同步信号检测确定每一场（帧）和每一行的起始位置；地址发生器产生写SRAM所需的地址；SRAM写控制器产生写入时序；总线控制器在采集图像时管理总线，采集完成后自动释放；处理器握手电路接受处理器命令、发总线管理请求和应答处理器。
2、SRAM写控制时序
采集图像过程中，控制器自动将数据写入到硬件设定的内存中。写内存时，控制器产生RAM地址（A）、片选信号(/CS)、读信号(/RD)和写信号(/WD)，同时锁存传感器输出的数据并送到数据总线(D)上。每写入一个数据后，地址(A)自动增1。采集时/CS保持有效（‘0’）状态而/RD处于无效状态（‘1’）。地址A的变化必须与/WD和数据锁存器协调好才能保证图像数据的有效性。
图6是控制器产生的SRAM信号时序图。用PCLK作为地址发生器的输入时钟，且在其上升沿更新地址值。同样，在PCLK的上沿锁存数据并输出到总线上。将PCLK反相，作为/WD信号，使得在/WD的上升沿地址和数据稳定，确保写入数据的有效性。
3、控制器主要功能的VHDL描述
描述控制器中全部功能的VHDL代码较长，而且有些部分是常用的（如计数器等）。图像采集状态产生和同步信号的检测是其中重要的部分。下面介绍这两部分的VHDL描述。
图像采集状态capture_s:
处理器的采集请求信号capture_r使capture_s从‘0’到‘1’，场地址发生器（计数器）的溢出位vcount_o，清除capture_s。
process(capture_r,reset,vcount_o)
begin
ifreset=''''0''''orvcount_o=''''1''''then
capture_s<=''''0'''';--清除
elseifcapture_r''''eventandcapture_r=''''0''''then
capture_s<=''''1'''';--置状态位
endif;
endprocess;
同步信号检测：
只有在采集状态capture_s有效时（‘1’）才检测场同步信号，场同步信号下降沿置场有效状态（vsync_s），场地址发生器溢出位vcount_o清除场有效状态。只有在vsync_s有效情况下才检测行同步信号，行同步信号下降沿置行有效状态（hsync_s），行计数器溢出信号hcount_o清除行状态。只有在行状态有效的情况下计数器才工作，且将数据写入RAM。
Process(capture_s,reset,vcount_o,vsync)
Begin
Ifreset=''''0''''orvcount_o=''''1''''orcapture_s=''''0''''then
Vsync_s<=''''0'''';--清除
Elseifvsync''''eventandvsync=''''0''''then
Vsync_s<=''''1'''';--置状态位
Endif;
Endprocess;
Process(vsync_s,reset,hcount_o,hsync)
Begin
Ifvsync_s=''''0''''orreset=''''0''''orhcount_o=''''1''''then
Hsync_s<=''''0'''';--清除
Elseifhsync''''eventandhsync=''''0''''then
Hsync_s<=''''1'''';--置状态位
Endif;
Endprocess;
五、讨论
我们在基于TI公司的TMS320C3X系列DSP开发的嵌入式指纹图像处理模块中分别用上述两种方法成功实现了指纹图像的采集。
采用I/O接口方式最关键的是要求处理器的频率远高于图像数据输出的频率。例如，如果处理的指令周期为20ns，读取每个数据需要10个指令周期，则数据的输出频率不能超过5MHz，它低于一般的CMOS图像传感器件最快的数据输出频率。例如国内使用较多的OV7610和OV7620，其正常输出数据频率为13.5MHz。在应用过程中，通常改变传感器中寄存器的设置值，降低其数据输出频率。
本文选用的是CMOS数字输出图像传感器。对于模拟视频信号，在设计时应加同步分离和A/D转换电路。图像采集的数字接口和逻辑控制与本文相同。
在我们系统中所采集的是单色图像，如果采集彩色图像逻辑设计是相同的所不同的只是数据宽度和后期处理方式。