对数字电路抗干扰设计的探讨

【前言】对数字电路抗干扰设计的探讨由文秘帮小编整理而成，但愿对你的学习工作带来帮助。一是共模与差模传输线干扰现象的机理分析。共模与差模传输线的干扰需要有一个基本的了解，就是两条平行传输线之间的电感效应所造成的干扰现象远大于电容效应所造成的干扰现象。当传输线越长时，电感效应所造成的干扰现象会更加地明显，因为电感效应所造成的干扰现象与...

【摘 要】由于数字电路的快速发展及时脉的不断提升，电磁干扰的现象越来越受到重视。差模传输的电磁干扰现象比共模传输小，所以很多高速传输已经渐渐地改用差模的方式来传输。在差模传输中，一个信号需要用到两条相位完全相反信号线来传输，然而在某些情况下这两条线信号没有完全同步地相位相反，那么就会产生共模的干扰信号，当干扰提升时，甚至会影响信号的完整度。本文的主要目的是在探讨数字电路中非等长的差模传输线所产生的相位问题及对于信号完整度的影响。

【关键词】数字电路 抗干扰 差模 共模

1 数字电路抗干扰研究的意义

随高速电脑的发展，CPU时脉不断的提升，PCB所能够承受的时脉性能也相对地需要跟着增加。为了提高传输的效能，则必须降低电磁干扰的现象。如何设计较低电磁干扰的传输线，是目前高速数字时代非常重视的问题。要解决传输线的电磁干扰问题，首先需要从平行线去探讨，因为两条垂直的传输线的电磁干扰非常小，而两条很靠近的平行线之间存在的电容效应及电感效应会产生串音（cross talk）的干扰现象。在差模的传输中，电磁幅射的现象较共模传输小，也即信号的能量损失较小，于是能够保有较好的信号完整度且对于其它传输线的干扰比较小，因此对于整体的传输效能较佳。由于差模传输线能够有效地解决串音现象，所以在数字电路的传输线中，已经渐渐地采用差模的传输方式。然而在高速数字电路中，效能是比较受到重视的，因此虽然使用差模传输需要付出额外的成本，但是这种额外的付出在效能提升的考量之下，是普遍可以接受的。

2 数字电路的干扰机理分析

一是共模与差模传输线干扰现象的机理分析。共模与差模传输线的干扰需要有一个基本的了解，就是两条平行传输线之间的电感效应所造成的干扰现象远大于电容效应所造成的干扰现象。当传输线越长时，电感效应所造成的干扰现象会更加地明显，因为电感效应所造成的干扰现象与传输线的长度成正比。电容效应所造成干扰现象的大小则与传输线的长度无关当传输线越长时，这种差异会更大，所以差模传输线适用于高速与长度较长的场合。

二是不同步的差模传输线干扰现象的机理分析。差模传输在同步时有很好的抗干扰表现，但是当两条线的信号不完全同步时，就会产生如前所述之共模干扰现象。共模的干扰现象远大于差模的干扰现象。所以在差模传输中尽量避免信号不同步的情况，才能使差模的传输达到最佳的状态。然而实际在应用时，经常会产生信号不同步的情况，因为在布线时，转角是很难避免的，而转角就会造成平行线的长度不一致，所造成信号传输的不同步，也就造成了干扰现象的增加。

3 数字电路抗干扰设计常用措施分析

（1）抑制干扰源。抑制干扰源就是尽可能减小干扰源的du/dt，di/dt，这是抗干扰设计中最优先考虑和最重要的原则，主要通过在干扰源两端并联电容来实现。减小干扰源的di/dt，则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。抑制干扰源的常用措施为；第一，继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。只加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数；第二，在继电器接点两端并接火花抑制电路，减小电火花影响；第三，给电机加滤波电路，注意电容、电感引线要尽量短；第四，电路板上每个IC要并接一个0.01uF～0.1uF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果；第五，布线时避免90度折线，减少高频噪声发射；第六，可控硅两端并接RC抑制电路，减小可控硅产生的噪声。

（2）切断干扰传播路径。干扰的传播路径基本分为传导干扰和辐射干扰两类。传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加蔽罩。

（3）提高敏感器件的抗干扰性能。其常用措施为：第一，布线时，尽量减少回路环的面积，以降低感应噪声；第二，布线时，电源线和地线要尽量粗。除了减小压降外，更重要的是降低耦合噪声；第三，对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源；第四，对单片机使用电源监控及看门狗电路，如IMP809，IMP706等，可大幅度提高整个电路的抗干扰性能；第五，在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路；第六，器件尽量直接焊在电路板上，少用IC插座。

4 数字电路抗干扰设计经验

（1）软件方面。第一，将不用的代码空间全清成“0”，等效于 NOP，或在跳转指令前加几个NOP，目的是可在程序跑飞时归位；第二，在无硬件“看门狗”时，可采用软件模拟“看门狗”，以监测程序的运行；第三，涉及处理外部器件参数调整或设置时，为防止外部器件因受干扰而出错，可定时将参数重新发送一遍，使外部器件尽快恢复正确；第四，通讯中的抗干扰可加数据校验位，采用3取2或5取3策略；第五在有通讯线时，将Data线、CLK线、INH线常态置以高位，其抗干扰效果要比置低位好。

（2）软件方面。第一，地线、电源线的布线要尽可能的宽，且成网格状；第二，线路要去偶；第三，数字地、模拟地要分开；第四，每个数字元件在地与电源之间都要加104电容；第五，为防I/O口的串扰，可将I/O口隔离，可用二极管隔离、门电路隔离、光偶隔离及电磁隔离等方法。

5 结语

数字电路信号在传输时需要考虑其完整性。从本文的探讨中得知，为了维持信号的完整度，在差模传输线中，越是高速的信号，其所容许的平行线长度差越小。因此对于高速数字电路差模传输线而言，应该尽可能保持两条线的长度一致，以避免信号的完整度受到破坏。然而在布线中难免会因为转角而造成平行线的长度不一致，如果其长度差仍在容许范围内，则信号仍可保有完整性。如果其长度差已经造成了信号的不完整，则需寻求改善长度差的方法，以维持信号的完整性。

参考文献：

[1]张慧玲.浅谈数字电路的抗干扰技术[J].中国科技信息，2006.

[2]王建晓，初伟先，于宏波.单片机系统硬件抗干扰的方法[J].山东科学，2006.