基于Blackfin 531和FPGA的继电保护测试仪的设计

摘 要：随着计算机技术的飞速发展，继电保护测试仪也不断地向嵌入式计算机系统方向发展，对继电保护测试仪硬件的小型化、高指标、高智能化提供了扩展空间。在传统的继电保护测试仪的基础上提出了采用DSP和FPGA的继电保护测试仪，该测试仪以ADI公司DSP Blackfin531为核心控制器，以FPGA(EP1C6Q240C8)为核心的任意波形发生器，采用USB总线进行上下位机之间的通讯，实现了准确模拟电力系统常态和故障态波形。

关键词：BF531;FPGA;USB通讯;任意波形发生器

中图分类号：TP274 文献标识码：B

文章编号：1004373X(2008)0112403

Design of Relay Protection Testing Device Based on Blackfin 531 and FPGA

ZHU Wengang,HU Renjie,LU Jianjun

(Southeast University,Nanjing,210096,China)

Abstract：Along with the quick development of computer technology,relay protection testing device is developing to embedded system.This provides the hardware system of relay protection testing device a very expanding space to be integrated,minimized,high characteristic,high performance.Based on traditional relay protection testing device,a DSP and FPGA for relay protection testing device is adopted.Using DSP Blackfin531 of AD Company as lower core communications controller,using FPGA as AWG and taking USB bus as communication method exactly simulate normal and fault wave in electrical system.

Keywords：BF531;FPGA;USB communication;AWG

随着电力系统的迅速发展，要求继电保护装置日趋完善和可靠。继电保护测试仪的开发和应用，大大提高了继电保护装置的测试水平，对保证继电保护的正确动作，提高电网的安全水平有积极的现实意义。为了满足市场需求和提高产品的竞争力，提出了一种基于DSP+FPGA的继电保护测试仪。

1 系统的硬件结构

该继电保护测试仪由微处理器、系统存储器、USB通讯接口和信号发生器等单元构成，如图1所示。

2 主控制电路硬件设计

主控制电路硬件设计主要介绍存储器和USB通讯模块的功能。

2.1 主控制电路图

主控制电路采用AM29LV800DB和K4S561632E作为存储器，FT245BM作为上下位机USB通讯芯片,电路图如图2所示。

2.2 芯片介绍

2.2.1 BF531

16位定点DSP Blackfin531可以实现400 MHz的连续工作，主要特点有：灵活的软件控制动态电源管理；4 GB统一寻址空间；L1指令存储器包括32 kB应用灵活的SRAM和ROM；L1数据存储器包括16 kB的Bank，可配置为SRAM和Cache；支持片外同、异步存储器并具有2个双通道全双工同步串行接口和一个支持IrDA的通行串行口，12个通道的DMA，16个GPIO；3个定时/计数器；支持PWM等；提供与SDRAM的无缝连接。

2.2.2 FLASH

AM29LV800B除了存储基波数据，还需要存储用户程序。连接FLASH的片选信号与BF531的AMS0相连，其地址设为0x20000000,系统上电后，首先运行固化在FLASH中的BootLoader代码，然后进入用户程序，使系统开始工作。

2.2.3 SDRAM(同步动态随机访问存储器)

在故障再现测试中，由于上位机记录的数据量大，于是采用大容量的SDRAM来存取故障再现波形数据，BF531也提供了无缝的SDRAM接口，为设计提供了方便。SDRAM采用了三星的16位、32 MB的K4S561632E，具有价格低廉、密度高、数据读写速度快的优点，但是SDRAM存储体结构与RAM有较大的差异，其控制时序和机制也比较复杂，限制了SDRAM的使用。SDRAM的操作过程分为：初始化操作，读操作、写操作、自动刷新操作。

BF531中SDRAM寄存器的初始化设置：

经过寄存器初始化设置后就可以读写SDRAM了。

2.2.4 USB接口芯片FT245BM

FT245BM集成了USB 1.1/2.0通信协议和外设接口，可以方便地实现USB主机与外设MCU的接口，其数据传输速率可达1 MB/s。FT245BM内部128 B的接收FIFO和384 B的发送FIFO大大提高了USB主机与外设的通信质量。另外，FT245BM还具备33 V的LDO调整器、8位频器、USB数据时钟恢复PLL，USB数据收发器，且E2PROM接口逻辑单元可外接串行存储器93C46，以实现USB VID，PID，序列号和设备说明字符串的存储。使用FT245BM可大大简化其电路，使用户设备更趋于小型化。采用FT245BM接收和发送数据的时序图及流程图如图3~图5所示。

3 信号发生器电路设计

测试仪所需要实现的是通过三相交流电的A、B、C相电流和电压通道，产生能够模拟电力系统各种故障状况下电流电压的波形。实际上是构建用于模拟电力系统故障状态的任意波形发生器。由此可见，任意波形发生器(AWG)是继电保护测试装置的核心单元，他负责产生常规测试中所需要输出的波形。

3.1 任意波形发生器硬件结构

如图6所示，任意波形发生器由AWG控制器、频率合成器、波形数据存储器、波形输出DA7847、幅度控制DA5648等模块组成。

3.2 AWG控制器

设计中采用的是Cyclone系列中的一款FPGAEP1C6Q240C8。该型号产品的主要特点有：240个管脚(185个可用IO口)，2个PLL；专用接口支持高速存储器件，包括133 MHz(266 Mb/s) DDR SDRAM和FCRAM器件；还支持SDR SDRAM接口;5 980个LE，20块M4K RAM；支持多种配置模式,如AS,PS,JTAG等。

3.3 频率合成器

频率合成器主要用于为地址发生器提供频率可调的时钟信号,在此采用AD公司的AD9850。AD9850是美国ADI公式生产的最高时钟速率为125 MHz，采用先进的CMOS技术制造出来的直接数字式频率合成器,他内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。

任意波形发生器的逻辑设计采用改进的DDS技术，其核心逻辑全部在FPGA中编程实现，其总体逻辑结构图如图7所示。可以看出，系统逻辑部分的核心是地址发生器，他也是DDS技术的核心。另外还包括DDS工作方式寄存器、地址选择、数据选择、地址译码、分频电路等。

逻辑设计实现的基本功能有：四种工作方式间切换，并协调设备正常工作；DDS的基本功能；地址发生器可以设置起始/终止地址；选择来自DSP或是地址发生器的地址信号；产生正确读SRAM的时序；对器件的地址正确译码。系统逻辑软件结构如图8所示。

お

4 软件测试

系统主要的测试分为两大类，顺序测试和搜索测试。其中顺序测试是指在一定范围内输出信号从一个常态(normal)开始，各个信号通道的参量(幅值、相位、频率)从设置的起始状态逐渐向设定的故障态(fault)转变，测试电压、电流、频率等继电器的动作状况。搜索测试是指输出的信号从常态(normal)到故障态(fault)的反复过程，测试继电保护装置是否动作。顺序测试和搜索测试流程图和波形图如图9~图12所示。

5 结 语

本设计将DSP和FPGA结合应用在一起，具有控制

灵活、高精度和高速的特点，可以产生8通道0～25 kHz的正弦波、三角波、锯齿波和方波，波形的失真度低，测试精度达毫秒级，能准确地模拟出电力系统的常态和故障态波形。

参 考 文 献

［1］陈峰.Blackfin系列DSP原理与系统设计[M].北京:电子工业出版社，2004.

［2］胡仁杰.高分辨率任意波形发生器的实现[J].东南大学学报:自然科学版，2002,32(4):576-580.

［3］ADSP-BF533 Blackfin Processor Hardware Reference，Analog Devices.Ltd，2003.

［4］FT245BM Datasheet，Future Technology Devices Intl.Ltd，2004.

［5］Cyclone Device Handbook，Altera Corporation，2005.

注：“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”