关于集成电路设计中噪声问题的探讨

摘要：集成电路的发展在给我们生活带来便利的同时，自身也在不断的完善。在集成电路设计中，噪声已经成为一个需要迫切解决的问题。本文主要分析集成电路设计中几种常见的噪声问题的形成和处理方式，供相关人士查阅参考。

关键词：集成电路；噪声问题；探讨处理

中图分类号：TP212 文献标识码：A文章编号：1007-9599 (2011) 17-0000-01

The Noise Problem Study in Integrated Circuit Design

Tuo Yunfeng

(Wuhan University,Institute of Microelectronics and Information Technology,Wuhan430070,China)

Abstract:The development of integrated circuits in convenience to our lives,while also constantly improve their own.In integrated circuit design,noise has become an urgent need to address the problem.This article analyzes several common integrated circuit design in the form of noise problems and treatment for the relevant parties for reference.

Keywords:Integrated circuit;Noise problems;Treatment talking

大规模集成电路的不断兴起给人们带来的方便有目共睹，但同时其存在的噪声问题也是备受关注的。随着器件集成化缩小化的不断推进，噪声已成为一个不可忽视的问题。尤其近年来创新逻辑设计等先进技术的推进使得噪声问题从模拟混合信号领域延伸到纯模拟数字设计领域，导致噪音问题的进一步扩大化。因为当一个敏感电路接收比较弱的信号时，任何的数据都有可能跟其影响因素相关，而噪声恰恰是重要的一环，稍有不慎噪声可能影响整个敏感电路的工作和性能，更为严重的情况可能毁掉整个芯片。所以我们有必要对于集成电路设计中的噪声问题进行探讨，力争找到比较合适的办法避免噪声或者尽量将噪声降到不影响整个电路工作的范畴。虽然这是一个有挑战性的工作，但它却是一个非常有意义的工作。

一、关于衬底噪声问题的分析

一般而言，在设计混合信号集成电路中，不管是模拟电路还是数字电路，二者是处在同一个衬底上的。这种情况下衬底噪声将成为最大的问题。因为对于数字部分来讲，处在高频下将有大量的门电路呈周期性转换状态，而且从电源线上吸收尖刺电流，这些统统注入衬底将被比较敏感的模拟电路所吸收，最终可能会造成虚假信息，这就是衬底噪声的危害所在。

对于这个问题的解决方法可以从衬底的制作工艺和电路设计两方面来考虑。一方面，相对来讲低掺杂的衬底因为其电阻大，耦合小等优点更适合于混合信号芯片，降低其噪声影响。另一方面，现在工艺在外延层与衬底层之间嵌入薄的绝缘体，这样也减少了电路之间的耦合，解决衬底噪声的途径，最简单的方法就是在易受噪声影响的模块周围做一大圈姐弟的衬底接触，也就是在噪声路径上放上一些畅通的出口以消除噪声的随意传播，当噪声企图通过衬底从上面的模块离开时，首先遇到的是一个接地的衬底接触，由于这个接触是接地的，所以会把任何噪声电压和噪声电流都吸引到衬底接触那里。这种衬底接触也叫做保护环，保护环也可以防止一个器件注入的少子影响其他器件的工作。

二、关于连线引入噪声问题的分析

关于连接线引入噪声问题，笔者认为应该从版图设计和电路设计两方面努力。

（一）版图设计中的噪声问题处理

一般情况下，为避免噪声问题，我们在绘制匹配器件版图时往往要求不连接匹配器件的导线不穿过它们。如果非要背道而驰的话就要想办法用屏蔽层将走线跟匹配器隔开，并使得屏蔽线接地，这样可以避免内部敏感器件接收不必要的外部噪音。当然，如果一个敏感信号必须要屏蔽任何感染，那么它也可以选用这种方法。同时，这种接地方法的理念也是可以延伸的。假如有其他信号经由这个敏感信号，那么为了防止噪声可以在信号两边都做屏蔽线，甚至可以将其直接接地到一个金属屏蔽盒里，这样所有的干扰都不影响到这条信号线，噪声问题自然迎刃而解。

（二）电路设计中噪声问题的处理

首先，因为其供电信号线的传输信号比较频繁，所以噪声问题也较为常见。这就要求我们设计人员要注意在供电导线上接一些容值相对比较大的去耦电容，可以通过把电源线和地线交叠排列，形成寄生去耦电容，这么多电容合起来，完全可以实现降噪的目的。

其次，差分信号传输线也是一个比较受关注的话题。电路中常会出现这样一对导线，它们来自同一模块传递同样的信息，只是状态正好相反。在版图中通常把它们并行靠近着连接到另一个模块，当它们接近一条带有噪声的信号线时会同时耦合到噪声，每条导线上都会有噪声尖峰。而差分线会把这两个信号做差，就会减掉尖峰信号，得到清晰的高电平或低电平数据。事实证明这种设计方法有很强的抗噪声能力。

最后，在电路设计时还有一定的灵活性，我们可以设计时钟控制，让噪声模块和敏感电路模块在不同时间周期内进行各自的工作。这样也可以消除噪声对敏感电路的干扰，但是这样设计有一定的局限性，设计时要仔细考虑。

三、总结

综合全文，本文通过对集成电路中噪声问题的探讨，说明版图设计和电路具体设计对于整个集成电路降噪来讲是十分重要的。同时，作为一个工作人员，我们一定要重视电路中的噪声影响，在设计电路的过程中一定要把这一问题当作重要问题来考虑，只有这样我们在工作中才不会出现疏漏，设计出来的电路才具有实用性。

参考文献：

[1]闫冬梅,喻晶.集成电路设计中噪声问题的分析与处理[J].辽宁大学学报:自然科学版,2010,3

[2]刘国英.计算机系统的电路噪声问题[J].计算机研究与发展,1992,3