浅谈组合逻辑电路的分析与设计

摘要：组合逻辑电路的分析，就是对已知的逻辑电路，用逻辑函数来描述，并以此列出它的真值表，确定其功能。在进行产品仿制和维修数字设备时．分析过程显然是十分重要的。同时，通过逻辑分析，还可发现原设计的不足之处，然后加以改进。

关键词：组合逻辑电路分析 设计

中图分类号： TP331.1 文献标识码： A 文章编号：

1 组合逻辑电路的分析

组合逻辑电路的分析过程如下：

(1)由给定的逻辑电路图，写出输出端的逻辑表达式；

(2)列出真值表；

(3)从真值炭概括出逻辑功能；

(4)对原电路进行改进设计，寻找最佳方案。

举例说明分析过程如下：

已知逻辑电路如图1所示，分析其功能。

解：第一步：写出逻辑表达式。由前级到后级写出各个门的输出函数

第二步：如出真值表，如表2所示。

第三步；逻辑功能描述。真值表已经全面地反映了该电路的逻辑功能。下面用文字描

述其功能。达一步对初学者有一定的困难，但通过多练习，多接触逻辑学问题，也不难

掌握。

由真值表可以看出，在输入三变量中，只要有两个以上变量为1，则输出为1，故该电路可概括为：三变量多数表决器。

第四步；检验该电路设计是否最简，并改进。

画出卡诺图，化简结果与原电路一致，说明原设计合理，无改进的必要。

（图1） （图2）

2组合逻辑电路的设计

电路设计的任务就是根据功能设计电路。一般按如下步骤进行：

(1)将文字描述的逻辑命题变换为真值表，这是十分重要的一步。作出真值表前要仔

细分析解决逻辑问题的条件，作出输入、输出变量的逻辑规定，然后列出真值表。

(2)进行函数化简，化简形式应依据选择什么门而定。

(3)根据化简结果和选定的门电路，画出逻辑电路。

（例2）设计三变量表决器，其中A具有否决权。

解第一步：列出真值表。

设A、B、C分别代表参加表决的逻辑变量，F为表决结果。对于变量我们作如下规

定：A、B、C为1表示赞成，为0表示反对。F＝1表示通过，F＝0表示被否决。真值表如

图3所示。

第二步：函数化简。

我们选用与非门来实现。画出卡诺图，其化简过程如图4所示，逻辑电路如图5所示。

（图3）

（图4）（图5）

参考文献：

1、罗朝杰．数字逻辑设计基础．北京：人民邮电出版社，1982．

2、(美)纳尔逊(Neslon，V．P．)，等．数字逻辑电路分析与设计．英文影印本．

华大学出版社，1997．

3、王毓银．脉冲与数字电路．3版．北京：高等教育出版社，1999．

4、杨颂华，等．数字电子技术基础．西安：西安电子科技大学出版社，2000．

5、康华光．电子技术基础(数字部分)．4版．北京：高等教育出版社，2000．