时间：2023-10-03 11:46:23
作用：
1、 波形变换可将三角波，正弦波等变成矩形波。
2、 脉冲波的整形数字系统中，矩形脉冲在传输中经常发生波形畸变，出现上升沿和下降沿不理想的情况，可用施密特触发器整形后，获得较理想的矩形脉冲。
3、 脉冲鉴幅幅度不同，不规则的脉冲信号施加到施密特触发器的输入端时，能选择幅度大于欲设值的脉冲信号进行输出。
关键词：并发控制；纠错方法；网站结构
中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2013）29-6656-05
乐观并发假设多用户并发的事务在处理时不会彼此互相影响，各事务能够在不产生锁的情况下处理各自影响的那部分数据。在提交数据更新之前，每个事务会先检查在该事务读取数据后，有没有其他事务又修改了该数据[1]，其系统的正确性不仅依赖于事务的逻辑结果[2-3]，而且依赖于该逻辑结果所产生的时间。如果其他事务有更新的话，正在提交的事务会进行回滚。乐观并发多数用于数据争用不大、冲突较少的环境中。
1 数据库系统的结构
1.1 触发器
触发器是对表进行插入、更新、删除的时候会自动执行的特殊存储过程[9-10]。触发器一般用在比较复杂的约束上面。触发器和普通的存储过程的区别是：触发器是当对某一个表进行操作。
触发器可以查询其他表，而且可以包含复杂的SQL语句。它们主要用于强制服从复杂的业务规则或要求[11]。
在交易记录表上的触发器代码：
CREATE TRIGGER Insert_chufa //建立一个触发器命名为Insert_chufa
AFTER INSERT ON JIAOYIBIAO //设定触发方式为在交易表进行了插入操作以后触发
FOR EACH ROW //定义触发器类型为行级触发器
AS BEGIN
INSERT 1INTO chufabiao VALUES（new.shangdai，new.shagdai，new.shenyu，new.bushu，new.goumi，new.shijian）； //触发器在触发后完成的操作
从以上可以看出在交易记录表上创建了一个行级触发器（FOR EACH ROW）以达到每当一条记录插入交易记录表时就往触发表里插入一条记录[12]的目的，after insert保证了在记录先在交易记录表中插入[13-14]保证了交易记录表与触发表之间的先后关系。
1.2 表结构
一般的乐观并发控制只在事务提交时查看其时间戳[15]，若时间戳发生改动则说明在此事务执行过程中有其他事务对其操作对象进行写入从而回滚此事务，在这一过程中所需要的只有交易记录表与库存表，每张表的列数也较少[16]，在数据竞争较小的环境下有较高的效率，但当在数据竞争较大时效率会大大降低，为应对此环境需要对其处理流程以及表结构进行修改。
一般乐观并发表结构如表1和表2所示。
从上述表结构中可以看出改进并发在表的数量与每张表的属性上都与一般乐观并发有着一定程度的区别：
1） 在交易记录表方面改进并发算法比一般乐观并发算法多出两列，分别是剩余数量和被修改次数。
2） 在库存表方面改进并发算法将修改发生时间这一列改为此商品被修改次数。
3） 触发表里的记录是由交易记录表里的记录去掉客户代号这一列后通过触发器生成的。
bushu列代表此商品被修改次数及从此商品销售开始，被客户修改的次数。
在上述的不同点中可以看出每个表都加入了此商品被修改次数这一列，这一列对改进并发的核心算法来说是非常重要的。它代替了时间戳来查找有无数据冲突，每当服务端接收到客户端传来的购买指令就会开启一个事务在此事务中先在库存表中读取所要购买的商品信息，生成交易记录时将此商品被修改次数加1代表这是此商品的bushu+1次修改，当在此事务的执行过程当中又有一个事务对此商品进行修改那么此事务在生成交易记录时此条记录的此商品被修改次数也为bushu+1。
丢失修改类的错误发生的主要原因是，系统不知道在两次访问数据的时间间隔内有多少事务对此数据项进行了修改，在一般乐观并发中只要时间戳不同就回滚事务，之所以不能做其他操作是因为不知道时间戳在此期间改变了几次，在改进算法中被修改次数记录了在 此事务提交后数据项被修改的次数在触发表中可以看出在一个事务执行周期内有多少事务与其有数据冲突，这样就为此改进算法提供了监控和调整的前提。
2 服务器端与数据库的线程结构
客户购买商品后服务端所生成的线程对数据库的操作步骤：
1） 从库存表里读取与客户端传递的商品编号对应的商品信息并将读取的步数加1（i=bushu+1）。
设传来的商品代号为d，
2） 赋予时间戳（t）。
3） 将客户对此商品的修改（包含时间戳）插入交易记录表。
4） 待交易记录表中的触发器将此行插入触发表根据时间戳（t）找出所在行的行标（k）。
5） 在触发表中查找商品代号相同步数为i且行标小于k的元组并计数（r）。
（1） 若r=0 更新库存表。
（2） 若r>=2从触发表里删除此元组并在交易记录表中删除于此对应的元组通知客户端交易失败。
（3） 若r=1
① 找到此步数重复元组并从元组中读出剩余数量（sy），生成一新的记录将当前购买量（gml）减去剩余数量得（sy=sy-gomai）并将i加1（m=i+1），赋予时间戳（t1）。
② 向触发表中插入此经过修改后的记录。
③ 根据时间戳（t1）找出所在行的行标（k1）。
④ 在触发表中查找商品代号相同步数为m且行标小于k1的元组并计数（r1）。
⑤ 若r1=0更新库存表并将m、t1、sy更新至交易记录表对应时间戳为t的元组中。
⑥ 若r1>=1从触发表里删除此元组并在交易记录表中删除于此对应的元组通知客户端交易失败。
3 改进算法与传统乐观并发算法比较
下面具体分析一下传统乐观并发算法与其改进算法的一些特点。
设在某个时段间内有两个事务对库存表中的同一商品进行读写操作，如图1所示：
从图1对过程的描述可以看出事务1和事务2之间有着明显的数据冲突，事务1对数据库的修改丢失了。事务2在t4写入库存表时系统逻辑发生错误。
若数据库采用了传统的乐观并发控制，结果如图2所示：
从上图中可以看出经过传统的乐观并发控制当事务1和事务2发生数据冲突时为了保证系统的正确性系统将事务1对数据库做的读写操作是全部取消，事务1回滚。
可以看出这种并发方式用在购物网站中效果不好，它违反了在商品交易中先到先得的原则会给用户较差的体验。
若数据库采用了改进并发控制，结果如图3所示：
从图3中可以看出经过改进并发控制当事务1和事务2发生数据冲突时系统会在触发表里查找事务2对应的数据库操作，当系统发现事务2所对应的数据项与在其之前的事务1的数据项步数相同时会根据事务1的数据项重新生成一个数据项插入到触发表中去，在图中新数据项在t5插入触发表，经过再次判断事务2将在t6完成对库存表的写入。
改进并发控制的优点还在于当系统中没有数据冲突时每个事务相比传统的乐观并发控制的事务，执行时只多出在触发表中进行一次查找的时间，对系统效率的影响不大，但当有数据冲突时相比传统的乐观并发控制直接使事务回滚，可以看出改进算法可以使系统效率提升。
4 实际测试
4.1 测试方法
设有三个事务w1、w2、w3 ，将w1和w2同时启动，w3延时6秒后启动。其中：
w1对数据库的修改：客户4购买商品代号为12的商品5件；
w2对数据库的修改：客户6购买商品代号为12的商品4件；
w3对数据库的修改：客户2购买商品代号为12的商品6件。
在测试中使得w1与w2发生数据冲突。
分别使用传统的乐观并发控制和改进并发控制对系统进行控制，用所得结果进行比较。
4.2 测试结果
下面两幅图为经过传统的乐观并发控制和改进并发控制后系统的交易记录表里的内容：
从交易记录表与库存表的结果比较中也可以看出使用传统的乐观并发控制后的库存表的剩余为57，使用改进并发控制后的库存表的剩余为52，这表示使用改进并发控制后有一个原本要回滚的事务正确提交了，说明改进并发控制相较传统的乐观并发控制有一个较高的提交率，说明了改进并发控制对此系统有着较高的适应性。
5 结束语
此改进算法在继承了一般乐观并发算法的快速，无死锁等特点的基础上提高了系统的并发度，使得事务可以在不加锁的状态下获得一个较高的提交率。系统的结构较好的应对了丢失修改类数据的错误，这使得此系统在购物网站等方面有一个较好的应用。
参考文献：
[1] 贾智平，崔文静.分布式实时数据库系统中基于Web的并发控制[J].大连理工大学学报，2003，43（10）：196-200.
[2] 陶宏才.数据库原理及设计[M].北京：清华大学出版社，2004.
[3] 廖国琼，李陶深.一种支持工程设计事务的乐观并发控制方法[J].计算机工程，2000，26（7）：25-26.
[4] 潘瑞芳，朱永玲，叶福军.数据库原理及应用开发[M].北京： 中国水利水电出版社，2005.
[5] Abraham Silberschatz（美）.数据库系统概念[M].杨冬青，译.北京：机械工业出版社，2002.
[6] 舒后.分布式数据库系统的并发控制方法讨论[J].微型机与应用，2002，33（12）：14-17.
[7] 赵杰，李涛. SQL SERVER 数据库管理、设计与实现[M]. 北京：清华大学出版社，2004.
[8] 韩宏志.数据库设计与开发教程[M].北京：清华大学出版社， 2005.
[9] 陈俊伽，王韬.关系数据库并发控制机制研究[J].科学技术与工程， 2007，7（18）：46-49.
[10] 丁宝康，董健全：数据库使用教程[M].北京：清华大学出版社，2001.
[11] Sha L Raj Kumar R John P. Lehoczky. Priority Inheritance Protocols ： An Approach to Real2time Synchronization [J].IEEE Transactions on Computers，1990，39 （9）：1177-1185.
[12] 王博，李腊元，冯美来.基于数据同步协议的研究与实现[J].武汉理工大学学报，2007，12（6）：68-70.
[13] 张丽华，李莉.达梦数据库并发控制机制研究[M].北京：程序员出版社，2007.
[14] 蒋芳就.基于MS SQL Server分布式数据库的安全性设计[J].计算机系统应用，1999，21（2）： 30-33.
[15] Lee J Son Sh.Using Dynamic Adjustment of Serialization Order for Real2time Database Systems[A] . Proceedings of 14th IEEE Real-time Systems Symposium，1993：68-75.
中图分类号:TN911; TP391.9文献标识码:A
文章编号:1004-373X(2010)15-0184-03
Application of Multisim in Flip-flop Working Wave Analysis
REN Jun-yuan
(Department of Physics, Bohai University, Jinzhou 121000, China)
Abstract: To explore the simulation experiment technology of the working waves of flip-flop, the method of applying Multisim to analyze the working wave of flop-flop is introduced. The word generator in multisim simulation software is used to generate signals such as clock pulse, input data and asynchronous control, and the logic analyzer is employed to synchronously display the input and output waves of flip-flop. How to set the word generator is also discussed in several typical trigger modes for different logic functions. As a conclusion, logic functions and states change of flip-flop can be depicted intuitively and vividly. This method settles the question that the working waves of flip-flop are hard to test and verify by electronic devices.Keywords: flip-flop; Multisim; word generator; logic analyzer
0 引 言
触发器是具有存储功能的器件,在数字电子技术中用于构成各种时序逻辑电路[1]。 触发器有多种类型:按触发方式分为电平触发、主从触发、边沿触发;按逻辑功能分为 RS触发器、D触发器、JK触发器、T触发器等。
触发器的特性用触发方式和逻辑功能进行描述,触发方式决定状态变化特点,即接收输入信号改变状态的方式;逻辑功能决定状态变化的方向,即次态值。用时序图即波形图可直观描述触发器的特性。由于受实验仪器的限制无法对触发器工作波形进行硬件实验验证,主要因为现有的信号发生器不能产生多路同步信号,现有的示波器多为双踪示波器无法同时观测多路波形。
用Multisim软件仿真可解决上述问题。Multisim仿真软件是由加拿大Interactive Image Technologies公司开发的一种基于SPICE工业标准的EDA软件,它就像一个真正的实验工作台,将电路原理图的输入、虚拟仪器的测试分析和结果的图形显示等集成到一个设计窗口[2-8]。
在用Multisim仿真软件进行触发器工作波形仿真分析时,用虚拟仪器中的字组产生器做实验中的信号源产生所需的各种输入波形,用逻辑分析仪观测输入、输出波形。
以下分析用Multisim 2001版本,所得结论适于其他版本。
1 触发器工作波形Multisim仿真实验方法
1.1 创建电路
从TTL数字IC库中找出集成触发器或找出用于连接成触发器的集成逻辑门放置在工作台合适的位置。从虚拟仪器库中找出字组产生器、逻辑分析仪放置在工作台合适的位置。确定字组产生器产生触发器所需的时钟脉冲、数据输入、异步控制等信号,逻辑分析仪所显示的波形。将集成门连接成触发器再接上字组产生器和逻辑分析,或将集成触发器接上字组产生器和逻辑分析。
1.2 设置字组产生器
(1) 根据触发器的触发方式、逻辑功能,确定反映逻辑功能及状态变化特点的字组产生器各个输出信号即字组的内容及地址。
(2) 双击打开字组产生器,在Address区块的Final字段输入末地址,在Edit区块以16进制(Hex字段)或以ASCII码(ASCII字段)或以二进制(Binary字段)依次输入各字组数据,完成所有字组信号的设置。
1.3 仿真运行分析
双击打开逻辑分析仪,按下仿真开关开始仿真,分析显示仿真实验波形。
2 触发器工作波形Multisim仿真实验举例
2.1 主从JK触发器工作波形仿真实验
(1) 仿真实验电路创建
用74LS00与非门连接成主从JK触发器构建仿真实验电路如图1所示。
其中:ИRd为异步置0输入信号;Sd为异步置1输入信号;J,K为数据输入信号;CP为时钟脉冲输入信号;Qm,Qm为主触发器的状态输出信号;Q,Q为状态输出信号。Sd端接电源,异步置1功能无效;Rd用于设置Q=0的初始状态。
字组产生器产生触发器的CP,J,K及Rd信号,逻辑分析仪显示触发器的CP,J,K,Rd,Qm,Qm,Q及Q信号波形。
图1 主从JK触发器仿真实验电路创建
(2) 确定反映触发器状态变化特点及逻辑功能的字组产生器输出信号即字组的内容及地址。
① 主从触发方式触发器状态变化特点为:
在CP=1期间接收输入信号,在CP下降沿改变状态,且有一次变化问题。
表示JK触发器逻辑功能的特性方程为:
Qn+1=JQn+KQn
② 设计字组产生器输出信号时,将J,K输入信号设计成在CP=0,1期间有变化,以验证主从触发方式的状态变化特点。输入波形设计、字组数据及地址如┩2所示。
图2 主从JK触发器输入波形设计、字组数据及地址
③ 在字组产生器的Address区块的Final字段输入字组数据的末地址0024,在Edit区块以16进制(Hex字段)依次输入各字组数据0,8,C,D,B,D,B,D,C,8,E,E,F,B,D,B,D,C,E,A,A,B,9,F,9,F,E,C,E,A,B,F,9,F,9,8,8,完成所有字组信号的设置,如┩3所示。
图3 主从JK触发器仿真实验字组信号的设置
(3) 仿真运行分析
打开逻辑分析仪,按下仿真开关开始仿真,逻辑仪分析显示波形如图4所示。
图4 主从JK触发器仿真实验波形
图4中,“11”为CP时钟脉冲波形;“15”为J输入波形;“12”为K输入波形;“13”为Rd异步置输入波形;“4”为Qm状态输出波形;“3”为Qm状态输出波形;“7”为Q状态输出波形;“8”为Q状态输出波形。
通过波形图可以很直观地看出,在CP=1期间,主触发器接收J,K输入信号改变Qm,Qm端状态,在CP下降沿触发器改变Q,Q状态。不论CP=1期间J,K怎么变化,主触发器Qm,Qm最多只变化一次。
当Qn=0在CP=1时,J由0变1,或Qn=1,在CP=1时K由0变1,在这两种情况下,才产生一次变化现象。和由特性方程得出Qn= 0时Qn+1=J,Qn=1时Qn+1=KУ墓媛上喾合。
2.2 其他功能和触发方式触发器工作波形仿真实验
(1) 同步RS触发器工作波形仿真实验
仿真实验电路用74LS00与非门连接构成。
字组产生器产生触发器的CP时钟脉冲输入信号、R,S数据输入信号及Rd异步置0输入信号,逻辑分析仪显示触发器的CP,R,S,Rd及状态输出Q,Q信号波形。
设计字组产生器输出信号时,将R,S输入信号设计成在CP=0,1期间有变化,并有CP=1期间R=S=1,以验证电平触发方式的状态变化特点。
(2) 上升沿D触发器工作波形仿真实验
仿真实验电路用74LS74上升沿D触发器。
字组产生器产生触发器的CP时钟脉冲输入信号、D数据输入信及Rd异步置0输入信号,逻辑分析仪显示触发器的CP,D,Rd及状态输出Q,Q信号波形。
设计字组产生器输出信号时,将D输入信号设计成在CP上升沿时刻不变,在CP=0及CP=1期间有变化,以验证上升沿触发方式的状态变化特点。
(3) 负边沿JK触发器工作波形仿真实验
仿真实验电路用74LS112负边沿JK触发器。
字组产生器产生触发器的CP时钟脉冲输入信号、J,K 数据输入信号及Rd异步置0输入信号,逻辑分析仪显示触发器的CP,J,K,Rd及状态输出Q,Q信号波形。
设计字组产生器输出信号时,将J,K输入信号设计成在CP下降沿时刻不变,在CP=0及CP=1期间有变化,б匝橹は陆笛卮シ⒎绞降淖刺变化特点。
3 结 语
用Multisim仿真软件进行触发器工作波形仿真分析,可直观描述触发器的工作特性。
仿真实验的关键是反映状态变化特点的输入波形的设计即字组产生器字组内容的设计。
参考文献
[1]阎石.数字电子技术基础[M].北京:高等教育出版社,2006.
[2]郑步生,吴渭.Multisim 2001电路设计及仿真入门与应用[M].北京:电子工业出版社,2002.
[3]朱力恒.电子技术仿真实验教程[M].北京:电子工业出版社,2003.
[4]尹勇,李林凌.Multisim电路仿真入门与进阶[M].北京:科学出版社,2005.
[5]陈先荣.EWB在电子技术实验中的辅助教学应用[J].实验技术与管理,2006,23(10):88-90.
[6]张晶,李心广.基于Multisim的电路设计与仿真[J].计算机仿真,2005,22(5):109-112.
[7]任骏原.电子技术课程CAI教学模式的探索与实践[J].电气电子教学学报,2009,31(4):99-100.
关键词：亚稳态 建立时间 同步设计 时钟领域
一、D触发器的建立时间和保持时间
在芯片设计中，电路主要由门电路和D触发器构成。D触发器的特性方程为：Qn+1=D，即在触发时钟脉冲（CLK）的有效边沿到来时，触发器的输入数据D直接传送到触发器的输出端Q[1]。而在时钟触发边沿输出端Q能正确的输出D的值的前提条件是：输入信号D必须先于时钟有效沿到来之前稳定。如果时钟有效沿到来时，输入信号D正在变化，D触发器的输出状态就会变得不确定，即就会有亚稳态的出现。
输入信号必须先于时钟脉冲之前稳定的时间成为建立时间，用tset表示；同样为了保证触发器可靠翻转，输入信号的状态在时钟脉冲信号到来后还必须保持足够长的时间不变，这段时间成为保持时间，用th表示。如图1所示以接收“1”时的情况来看，D信号先于CLK上升沿建立起来（由0跳变到1）的时间不得小于建立时间tset，而在CLK上升沿到来后D仍保持“1”的时间不得小于保持时间th。
建立时间和保持时间是由触发器的电路结构决定的。图2所示为上升沿触发的CMOS集成的D触发器的电路结构图。其中由6个CMOS反相器和4个CMOS传输门组成，I2、I3和T2构成主锁存器；I4、I5和T4构成从锁存器。四个传输门中T1和T3在时钟脉冲CLK为“1”的时候导通，T2和T4在时钟脉冲CLK为“0”的时候导通。
在时钟脉冲为“0”的时候，主锁存器接收输入信号D，从锁存器输出之前保存的信号到Q端；上升沿之后，时钟脉冲为“1”，此时主锁存器输出上升沿到来时D的值直接到Q端，从锁存器不工作，如图3所示。
如图3红色线条所示，时钟脉冲从“0”跳变为“1”的上升沿时刻，传输门T1从导通跳变为截止状态。所以在时钟脉冲上升沿到来之前，输入信号必须传输到I3门的输出端A点，上升沿跳变之后T2导通，信号才能稳定的输出到Q端[2]。这段时间即为建立时间，由I1、T1、I2和I3四个门电路的延迟时间决定：
Tset=tI1+tT1+tI2+tI3 （式1）
通过减小四个门电路的延迟时间就可以减小D触发器的建立时间。
时钟脉冲信号从“0”跳变为“1”时，传输门T1从导通跳变为截止状态，在此跳变过程中，D的输入信号不能改变，否则会影响到跳变之前锁存在主锁存器中的值。即此触发器的保持时间由T1传输门从导通到截止的延迟时间和I1反相器的传输延迟时间决定：
th=tT1_close-open-tI1 （式2）
二、带同步复位和置位信号的D触发器的建立时间和保持时间
同步复位和置位信号的D触发器的内部结构图如图4所示。复位信号reset和置位信号set都是在时钟脉冲的上升沿的时候才会有效，即和时钟脉冲同步。其中复位信号为低有效，即reset为“0”时在时钟脉冲的上升沿到来的时候将Q端复位为“0”；当复位信号为“1”无效时，置位信号为高有效，即为“1”的时候且复位信号为“1”无效时，在时钟脉冲的上升沿到来的时候将Q输出端置位为“1”。由此可以看出复位信号和置位信号的优先级别为复位信号reset的优先级别高于置位信号。其特性表如表1所示。
当复位信号和置位信号都无效时，实现基本的上升沿触发的D触发器的功能。根据前面的分析，同样可以得到带同步置位和复位信号的D触发器的建立时间和保持时间分别为：
从式3和式4可以看出，带同步置位和复位信号的D触发器的建立时间变大了，相应的其保持时间减小了。
三、带异步复位和置位信号的D触发器的建立时间和保持时间
异步复位和置位信号的D触发器的内部结构图如图5所示。当复位信号reset或置位信号set有效时不需要时钟脉冲的触发沿就可以实现将Q输出端置“0”和置“1”的功能，这就是异步的意思。其特性表如表2所示。
表2 带异步置位和复位信号的D触发器特性表
从表2中可以看出，当set为“0”，reset为“1”时，实现异步置“1”的功能；当reset为“0”时，不管set的值为多少，实现异步置“0”的功能。所以可以得出的结论是reset的优先级别高于set信号。
当复位信号和置位信号都无效时，实现基本的上升沿触发的D触发器的功能。带异步置位和复位信号的D触发器的建立时间和保持时间分别为：
四、D触发器时序检查
用Verilog可以对D触发器的建立时间和保持时间做检查。调用对应的系统任务，如系统任务$setup在数据变化到时钟沿的时差小于设定的值，就会有一个违反检查规则的报告信息。其用法为：
$setup（data，posedge CLK，4）；
设置了检查数据data对于时钟脉冲CLK的上升沿，建立时间设置值为4ns，即当data变化在时钟上升沿之前的4ns之内，就会有错误的报告。系统任务$hold用来检查保持时间，用法如下：
$hold（posedge CLK，data，3）；
设置了检查数据data对于时钟脉冲CLK的上升沿，保持时间设置值为3ns，即当data变化在时钟上升沿之后的3ns之内，就会有错误的报告。
系统任务的写法为固定，对于时钟脉冲可以上升沿也可以用下降沿，和D触发器的触发沿相同。以上设置的检查规则为在时钟上升沿的前4ns和时钟上升沿后的3ns时间内，输入数据data都不能翻转。
以上情况建立时间和保持时间都大于0。但从建立时间的表达式可以看出，建立时间一定为正的值；而从保持时间式子可以看出，保持时间有可能为负值。如式6所示，如果tI1大于tT1_close-open，最后得到的保持时间则为负值。接下来来讨论一下如果保持时间为负值时，时序检查应该怎么进行。
如图6所示，建立时间为4ns，保持时间为-2ns。保持时间是在时钟脉冲上升沿的后面，如果为负值则在时钟脉冲上升沿的前面。用前面建立时间和保持时间的系统任务，则检查的窗口为时钟脉冲上升沿前面的4ns内data都不能改变，而实际检查只需要检查红色箭头指示的2ns的时间窗口就可以了，所以针对这种情况，我们应该用$setuphold系统任务来实现，写为：
$setuphold（posedge CLK，data，4，-2）；
五、结论
在对设计进行合成的时候，需要满足时序要求。建立时间的满足需要两个触发器之间的组合逻辑延时越小越好，而保持时间要求两个触发器之间的组合逻辑延迟时间越大越好，它们是相互矛盾的。所以会出现建立时间和保持时间只能满足一个的情况，这样就只能调整设计。
在真正的设计中，通常都将建立时间设定为正值，将保持时间设定为负值，这样合成软件就可以全力化简触发器之间的组合逻辑以满足建立时间的要求。
参考文献
[1]余孟尝. 数字电子技术基础简明教程[M]. 北京：高等教育出版社，2006，229～268.
[2]尼尔H.E.威斯特，大卫.哈里斯.CMOS大规模集成电路设计[M].北京：机械工业出版社，2005，402～410.
微机数字触发器的硬件电路主要以MCS-8096为控制核心，包括输入信号预处理电路、同步脉冲产生电路、脉冲的形成与输出电路、存储器扩展及附属电路等几个部分。硬件框图如力所示。
1.1同步脉冲产生电路
在各种晶闸管整流电路中，各晶闸管的触发脉冲必须与加在晶闸管上的交流主电源电压有相对固定的相位关系（即各管的触发时刻与主电源电压的某一个固定的相位点之间相差一个控制角α），对应这一触发时刻的脉冲称为同步脉冲，完成这一任务的电路就是同步脉冲产生电路。数字触发器根据同步脉冲的不同触发方式分为绝对触发和相对触发方式。所谓绝对触发方式是指每一触发脉冲的形成时刻均由同步基准决定，这在三相桥式电路中就需要有六个同步基准交流电压；而相对触发方式仅需一个同步基准。当第一个脉冲由同步基准产生后，再以第一个触发脉冲作为下一个触发脉冲的基准。在三相桥式电路中，两相邻触发脉冲之间相差60°电角度，但由于电网频率会在50Hz附近波动，所以必须进行电网周期的跟踪测量。
同步脉冲电压可以用相电压Ua，也可以用线电压Uac。当用线电压Uac作为同步电压时，同步基准在三相桥式电路中，它的上跳沿正好是α=0°的基准；而当用相电压Ua作同步电压时就有-30°的相位差。在本装置的同步脉冲电路中，以线电压Uac作为同步电压。电路如图2所示。线电压Uac经降压后加至LM339组成的电压比较器，输出高、低电平等宽的方波，经光电隔离器TIL117及电容、电阻组成的微分电路，形成微分信号，这个微分信号就是同步相位脉冲，其周期为电网的周期。
1.2触发脉冲隔离、驱动与输出电路
为了防止干扰和满足晶闸管的门极对触发脉冲功率的要求，由单片机发出的触发脉冲必须经隔离、驱动才能加至晶闸管的门极。此电路由缓冲器、光电隔离器、变压器等器件组成，如图3所示。
当单片机8096高速输出口HSO无脉冲信号时，光电隔离器TIL117截止，三极管BG截止，变压器无脉冲输出；当HSO有脉冲信号时，光隔TIL117导通，从而使相应的三极管BG导通，这样触发脉冲经脉冲变压器T输出，促使晶闸管触发导通。
1.3输入信号预处理电路
输入信号预处理电路的主要作用是产生脉冲移相控制信号。由于8096具有四路10位A/D转换通道，不需要再外接A/D转换电路。但8096单片机A/D转换器对外加控制电压有一定要求，它只允许0至+5V的标准电压进行转换。而实际的输入不仅有幅值的有效期异而且有极性的不同，因此设置输入信号预处理电路。它的任务主要是判断输入信号的极性，提取输入信号的幅值，将外加电压信号转换成0～5V的标准电压信号。
此外，微机数字触发器电路中，由于8096单片机具有64kB的寻址空间，
除了256个内部特殊存储器外，其余空间均需扩展，所以硬件电路中还包括用来存放系统控制程序、实时采样数据、各种中间结果等的存储器扩展电路以及复位电路、模拟基准高精度5V电源、12MHz晶振和用于显示的单片机附属电路。
2触发器的软件设计
触发器的软件设计主要分为主程序、脉冲同步与移相和脉冲的形成与输出等几个部分，分别说明如下。
2.1主程序
主程序是系统程序，主要完成系统初始化、α角度的显示及等待中断等功能，主程序框图如图4所示。
2.2脉冲同步与移相
在此装置中，当同步脉冲信号的上跳沿发生时，8096的HIS.0中断立即响应，获取并计算α值，以实现脉冲的同步与移相。
利用相邻同步信号上升沿之间的时间差来计算电网周期。设前一个同步脉冲基准到来时定时器T1计数值为t1，当前同步基准到来时定时器计数值为t2，则电风周期T=t2-t1。单位电角度对应时间为T/360°，电角度对应的时间T1U=αT/360°，T1U即为在同步脉冲上升沿发生后第一个脉冲解发时间。第一个脉冲产生时间的变化就意味着脉冲移相。脉冲同步与移相的子程序框图如图5所示。
2.3脉冲的形成与输出
利用8096软硬件定时器，高速输出通道HSO和高速输入通道HIS的功能，使用软件定时中断，在六路HSO口实现六路触发脉冲的输出。
当同步信号的正跳沿发生时，立即引起HIS.0外中断，由脉冲同步与移相的子程序，计算每周期第一个脉冲上升沿对应的定时值T1U。脉冲下降沿定时值T1D由其脉宽决定，设脉宽对应的电角度为15°，则T1D=（α+15°）T/360，将T1U、T1D值置入HSO的内容定址存储区CAM中，HSO通过与定时器T1比较，在T1U时刻输出高电平，在T1D时刻输出低电平这样就形成了1号触发脉冲。
当1号脉冲上升沿到来时，HSO产生中断，根据当前值，加上两相邻冲之间的相位差Δα（在三相桥电路中Δα=60°），则2号脉冲的定时值为：上升沿定值T2U=（α+60°）T/360°，下降沿定时值T2D=(α+75°)T/75°）/360°。同理当2号至5号脉冲的上升沿产生时，也分别引起HSO中断，产生3号至6号触发脉冲。
由于工程上应用交流电子开关柜控制交流电动机其主电路采用晶闸管模块，单片机产生六个脉冲其相位依次相差60°，而晶闸管必须成对脉冲才能够导通构成回路，为此要进行脉冲的补充。设计了一款基于单片机的脉冲触发器。该触发器利用PSD4000系列芯片的逻辑功能来进行脉冲的补充，通过调制电路对脉冲进行调制。该脉冲触发器系统运行稳定且成本低廉。
关键词:
冲触发器;单片机;PSD4000;调制电路
脉冲触发电路在工业生产中有着广泛的应用，如工厂炼钢温控系统，调压调功、电机控制系统等。传统的脉冲触发电路为模拟电路使用交流电通过同步变压器后再接到可控硅移相触发器KC04电路上，输出两路相位相差180°的移相脉冲，三片KC04产生六路脉冲输入到KC41的A0～A5端口，由芯片内部输入二极管完成脉冲补给，B0～B5输出六组双脉冲每组脉冲相位相差60°。产生的脉冲经过脉冲变压器作用于晶闸管可控硅来控制交流电机，增加了同步变压器及设备的体积导致成本上升，此电路应用的芯片比较多、电路设计相对复杂、功耗大、抗干扰能力差，不适合在工厂等电磁干扰比较强的恶劣环境下工作。使其应用范围十分局限，不能广泛地应用于工业生产［1］。图1所示为传统的脉冲形成电路。
1脉冲触发电路设计与实现
本文以8XC196KB单片机与PSD4000系列为核心，重点研究运用PSD4000系列芯片的逻辑功能实现了脉冲的补给调制电路对脉冲的调制，电路简单易于实现，价格低廉有着广阔应用前景。脉冲触发电路是由8XC196KB单片机、PSD、调制电路、驱动电路组成［2］。由于晶闸管在导通以后其门极就失去了控制作用要靠反向电压使其关断，为了减少门极损耗，门极触发信号选择脉冲信号，8XC196KB单片机与PSD配合不仅使其在接口资源与存储空间相关方面的性能有明显的提高同时减小了系统的体积与功耗。如图2所示8XC196KB单片机产生7个脉冲。其中六个脉冲其相位依次相差60°，CLK为调制脉冲。单片机产生的脉冲经过PSD内部的逻辑电路处理变成成对的脉冲信号，经过ULN2003A构成的驱动电路作用，脉冲导通双向可控硅上构成回路，实现调压来控制交流电机。其中K0G0、K1G1、K2G2、K3G3、K4G4、K5G5为作用在可控硅上的信号。
1．1PSD的逻辑结构与功能PSD是WSI推出的带有逻辑功能的低功耗可编程的一款芯片。它一般由MCU数据、地址、控制总线接口、译码及PLD、EPROM、SRAM、可编程I/O接口与一些相关的寄存器组成，如图3所示。MCU与PSD可以直接相连无需相关外接芯片［3］。功能:(1)PSD内部集成了PLD逻辑结构，PLD器件由输入缓冲电路、与阵列、或阵列、输出缓冲电路组成，依据不同需求，芯片内元件的种类、数量可以有不同的设置，电路的功能要通过程序来实现［4］。(2)PSD能提供256kB到4MB不等的大容量的存储空间，可由内置的可编程PLD译码实现灵活的存储。(3)PSD提供了大量的I/O口，便于扩张［7］。原理:可编程芯片PSD接受单片机发出的脉冲信号，在其内部PLD逻辑门的作用下即单片机产生脉冲信号HSO0跟调制信号CLK、使能信号EN的反相与，脉冲信号HSO1、调制信号CLK、使能信号EN的反相与把这两组脉冲经逻辑门或在和三态门oe作用，就得到所需要的双脉冲，同样的道理可以得到其余的5组双脉冲。用产生的相应的6组双脉冲信号来控制晶闸管可控硅，其PSD内部的逻辑关系表达式如下所示。其中，EN为使能信号，它能够防止单片机在上电或复位的时候失控而胡乱发脉冲，CLK为调制信号，HSO0～HSO5为单片机发出的脉冲信号。图4所示就是作用在双向可控硅上的脉冲信号。触发电流、电压必须大于门极触发电流、电压。即脉冲信号应该有一定的功率与宽度晶闸管才能够导通，触发脉冲的宽度应保证晶闸管阳极电流在触发脉冲消失前达到擎住电流。一般晶闸管的导通时间为6ps，故触发脉冲的宽度至少应有6ps以上，最好应有20ps～50ps。如果负载功率较大或功率因数较低，还需相应增大脉冲输出幅度、脉冲宽度。晶闸管的触发功率(电流、电压)有规定值，由于晶闸管元件门极参数分散性大，且温度会影响触发电压、电流值。当触发信号为脉冲形式时，只要触发功率不超过规定值，触发电压、电流的幅值在短时间内可超过额定值。驱动电路中的ULN2003A是高压大电流达林顿晶体管阵列系列产品，它由7组达林顿晶体管阵列与相应的电阻、二极管网络构成具有强驱动能力的双极型大功率高速集成电路。
1．2可控硅晶闸管导通次序双向晶闸管可控硅必须按照一定的次序成对导通才能够实现调压的功能。根据三相交流电的对称原则确定其导通的次序。在任意时刻电路中的晶闸管两相中都会各有一个导通，另一相不导通，这时导通相的负载相电压是电源线电压的一半。把相电压过零点定为触发延迟角α的起点。图5所示为α=120°晶闸管导通区间示意图。
1．3调制电路由于脉冲变压器漏电感的存在产生的脉冲会失真，如图6所示，增加脉冲变压器线圈绕组匝数可以有效的消除干扰但是这样会使电路的体积增大成本增加，调制电路提高脉冲的抗干扰能力，避免使用大的脉冲变压器，降低了成本，缩小了设备的体积。本着经济的原则增加了一个调制电路。图7所示为调制电路，其中M表示接地。555定时器与外部器件R3、R4、C5构成了多谐振荡器。VCC通过R3经过D1向C5充电，C5的放电过程则通过R4与内部的三极管T、C6到接地来实现的，放电速度快，电路产生振荡。可通过改变电阻R3、R4的阻值改变矩形脉冲的周期。555定时器与外部器件R3、C5构成的单稳态触发器，稳态时555电路内部放电开关管T导通，输出端输出为低电平，当有一个外部负脉冲触发信号输入，并使TRIG脚点位瞬时低于1/3VCC时，低电平比较器动作，单稳态电路开始一个暂缓过程，电容C5开始充电，C5两端电压按指数规律增长。当C5两端电压为2/3VCC时，高电平比较器动作，输出电压从高电平返回低电平，这时T重新导通，电容很快经放电开关管放电，暂态结束，恢复稳态。通过调节外部器件R3、C5可调节输出信号的暂态持续时间，从而达到调节输出信号占空比的目的。电路由多谐振荡器和单稳态触发器两部分构成，分别完成对矩形脉冲信号频率、占空比的调节。555定时器成本低廉性能可靠，在构成单稳态触发器和多谐振荡器时电路结构简单。由于它使用灵活、方便，其在测量与控制、家用电器等许多领域得到广泛应用，属于常用芯片，方便获得。
2调试
在对该方案设计脉冲发生器组成的系统进行测试，测试电路如图8所示。MUC选择8XC196KB单片机、PSD系列选择PSD4235输入电压U、V、W的相位依次相差120度三相电压，双向并联可控硅控制端按照图5所示依次导通［6］。系统用电机进行实验，在对实验数据、波形详细分析后得出结论，该控制系统工作性能稳定可靠，能够较好地满足工业现场的各项技术要求。
3结束语
本设计的创新点在于通过单片机与PSD的结合使用，充分利用了可编程逻辑器件PSD内部PLD逻辑门实现脉冲的补给，大大减化了程序的复杂度。同时增加了调制电路，简单、方便，降低了成本，系统运行安全可靠已广泛应用于工业生产各个领域。
参考文献:
［1］李玉超，高沁翔．三相桥式全控整流实验装置的设计与研制［J］．数控技术，2006(19):103－105．
［2］訾兴建，王海军．用PSD芯片实现单片机电路的扩展［J］．煤矿机械，2005(7):82－84．
［3］刘建，余华芳．PSD4000与MCS_96系列单片机的接口设计及其应用［J］．电子元器件应用，2002(4):10－13．
［4］杨彦杰，陆俭国，张文玲，等．基于PSD的晶闸管触发脉冲产生电路设计［J］．电工技术杂志，2001(2):5－7．
［5］王兆安，刘进军．电力电子技术［M］．北京:机械工业出版社，2012:140－147．
［6］盛占石，何婷婷．三相电源过零检测及相序自适应新方法［J］．现代科学仪器，2013(3):79－82．
［7］朱群峰，黄磊，王跃球．基于89C51单片机的晶闸管触发装置设计［J］．仪表技术，2009(2):43－45．
摘要：针对高速飞行物的x光阴影照相所要求的提前触发问题，设计了一套可自动根据物体飞行速度触发x光机的智能延迟触发产生器。该产生器采用全数字电路工作，工作速度快，响应迅速，不存在响应时间的不确定区域，可保证x光机触发时刻的准确。
预测速度区间，本电路决定触发脉冲的延迟时间，并经触发脉冲形成电路获得一个宽度为1．00μs的输出触发脉冲。其信号处理原理如图6所示，电路原理则如图7所示。图7中所示数值对为应于11．45km／s速度所需的延迟触发时间数值。
图8 速度为4.156km/s时的仿真结果
7 仿真及实际测量结果
“周末的夜晚原本是热闹的，然而对于现在的我，只是一个同样不能动的一天。已经躺了24天，失去一切的我就像个废人。”2012年10月26日，潘静在她的个人社交平台上这样写道。
潘静是一位舞者，2012年10月2日的一场车祸让她脊椎受伤，从此只能在轮椅上度日。对于潘静来说，重新站起来是她受伤4年多来最大的梦想。
潘静的梦想或许能变成现实。2017年3月17日，一家诞生于上海张江高科的本土高科技公司――上海傅利叶智能科技有限公司（下称“傅利叶智能”）在上海推出Fourier X1下肢外骨骼康复机器人，主要针对像潘静一样的下半身瘫痪的患者，帮助他们实现坐、站、行走、上下楼梯等基本功能。
那么，到底什么是外骨骼康复机器人？外骨骼康复机器人在国内发展到怎样的阶段？通过外骨骼康复机器人，潘静真的能站起来吗？
价格低于国外2/3以上
外骨骼机器人，又称动力外骨骼系统，也称“可穿戴机器人”，是将机电一体化、生物力学、人体传感网络、步态分析等多领域科技融合而成的产物。在外骨骼机器人的应用上，目前主要被两家国外上市公司――以色列的ReWalk Robotics、日本的Cyberdyne占据。
Wintergreen Research康复中心机器人行业报告（包括康复机器人、主动型假肢、机器人外骨骼等）显示，到2020年全球外骨骼机器人的市场将大于18亿美元。结合虚拟现实和力反馈技术的外骨骼系统，已成为当今科技领域的热点。
据中国残联统计数据显示，截至第二次全国残疾人抽样调查，2010年末中国各类残疾人数为8500万人，占全国总人口约6%，其中肢体残疾2472万人，占比最大。
据傅利叶智能CEO顾捷介绍，康复机器人能通过机器带动患肢进行重复迭代运动，从而对控制肢体运动的神经系统进行刺激和重建。
今年4月，傅利叶智能将作为唯一的中国企业被邀请参加在美国凤凰城举办的全球可穿戴机器人技术年会，并作主}演讲。
之所以在国际上如此受关注，主要是因为傅利叶智能自主研发的Fourier X1，具备为下肢残疾患者提供有“触觉”这个突破性技术。
如何让机器人拥有“触觉”？傅利叶智能CTO徐振华向《中国经济周刊》记者介绍，外骨骼机器人的核心技术包括感知和交互技术。外骨骼机器人设备穿戴在人身上，所以不同于工业机器人，它是让机器人与患者、环境三方之间都实现交互。Fourier X1通过19个不同的传感器和11个分布式CPU模块，能够“感知”患者在步行中的变化，“思考”患者的意图并通过电机帮助患者“执行”步行动作，通俗来讲就是使得机器人拥有了“触觉”。同时，机构上还设计了直观的指示灯，可以看到患者的力量变化。
此外，国外的两家外骨骼机器人价格高昂，平均一台机器人的价格在60万元～100万元，普通百姓购买压力极大。而傅利叶智能此次的下肢外骨骼机器人Fourier X1产品，据估算，投入市场后其价格将为国外同类产品的1/3至1/5。
核心技术自主研发
要拥有“触觉”，就需要运动控制卡来控制电机实现力反馈。在整个研发中，让徐振华“最痛苦”的，就是关于运动控制卡的决定。
研发之初，徐振华曾考虑使用国外的运动控制卡，用起来方便，也可以加快产品研发进度。但是如果用国外的运动控制卡，不仅价格贵，而且无法掌握核心技术。若做深层次开发，对方不开放底层的代码，进一步的研发就会被牵制。
徐振华对《中国经济周刊》记者回忆道：“做这个决定很难，因为一个很现成的东西就放在你的面前，你可以去使用它，但是它有很多不好的地方。如果你抛弃它重新开始做，可能需要更多的时间，而且要冒更多的风险，甚至不知道能不能做出来。当时心理压力特别大。”
自主研制有可能多花四五个月的时间，而且研发成本还得增加。不过为了核心技术不被国外牵制，团队还是决定自主开发运动控制平台。这对于一个创业公司来说，无疑是一个巨大的挑战。
经过三个月的努力，徐振华带领研发团队成功开发出了自己的运动控制平台，不仅摆脱了国外的牵制，还突破了一些关键技术。比如优化和建立外骨骼步态曲线的数据库，设计全新的模块化电池管理系统等。
业内专家认为，Fourier X1是中国真正意义上的首款商用化的外骨骼机器人，在国内实现了该领域零的突破。
其实早在2016年12月，傅利叶智能就曾其自主研发的首款上肢协作型康复机器人Fourier M2，首次在国内将协作型机器人引入康复医疗领域。目前，Fourier M2已经在华山医院、瑞金医院等地应用，并迅速在全国20多个城市落地。
瑞金医院康复科主任谢青接受《中国经济周刊》记者采访时表示：“随着机器人制造技术和智能技术的不断改进与发展，在康复领域的需求和应用会越来越广泛，智能化的康复治疗也许在未来将会更多地代替人力的治疗。”
为了能让每个病情不同的残疾人都像正常人一样行走与生活，产品还需要大规模临床试验，收集更多患者的试用数据，进行技术迭代。不过，顾捷信心满满：“虽然国外起步早于我们很多年，但目前我们的技术和国外是在一个水准上的。”