大规模集成电路范文

大规模集成电路篇1

本书向读者提供了在纳米尺度工艺方法存在变化的情况下，适用于有变化意识设计方法和VLSI系统的计算机辅助设计（CAD）的工具。作者介绍了建模与分析的最新进展，内容集中在统计互连建模、统计寄生析取、考虑到空间相关的统计全芯片漏泄及动态功率分析、适用于大型整体互连及模拟/混合信号电路的统计分析与建模。本书向读者提供了有关VLSI系统统计建模及分析的系统全面的论述，内容集中在互连、单片功率网格和时钟网络，以及模拟/混合信号电路上。作者帮助芯片设计者了解他们设计工具的潜能与局限，改进他们的设计效率，描述了每一种算法分析以及它们在真实电路设计情境中的实际应用。本书还包括了用来量化分析与评估作者提供的算法的数值实例。

本书共有17 章，分成5个部分：第1部分 基础，含第1-2章：1.绪论；2.统计分析基础。第2部分 统计全芯片功率分析，含第3-7章：3.传统的统计漏功率分析方法；4.使用谱随机方法的随机漏功率分析；5.利用基于虚网格建模的线性统计漏泄分析；6.统计动态功率估算技术；7.统计总功率估算技术。第3部分 变化单片功率发送网络分析，含第8-10章：8.考虑到对数-正态漏电流变化的统计功率网格分析；9.利用随机广义克雷洛夫子空间方法的统计功率网格分析；10.利用变化子空间方法的统计功率网格分析。第4部分 统计互连建模与析取，含第11-13章：11.统计电容建模与析取；12.变化电容的增量析取；13.统计电感建模与析取。第5部分 统计模拟及输出分析和优化技术，含第14-17章：14.变化线性化模拟电路的性能限制分析；15.随机模拟失配分析；16.统计输出分析及优化；17.用于输出优化的电压分级技术。

本书可供微电子学专业的研究人员、研究生、工程师阅读借鉴。

胡光华，高级软件工程师

（原中国科学院物理学研究所）

Hu Guanghua， Senior Software Engineer

大规模集成电路篇2

关键词 数字集成电路 CMOS数字集成电路 逻辑功能 内部设计 注意事项

中图分类号：TN79 文献标识码：A

1关于数字集成电路逻辑功能及其内部设计的分析

日常生活中的数字集成电路产品是非常多的，通过对其电路结构的分析，可以分为TTL系列及其MOS系列。TTL数字集成电路进行了电子及其空穴载流子的导电，我们称之为双极性电路。MOS数字集成电路进行了载流子导电电路的应用，其中的电子导电部分，我们称之为NMOS 电路，将那种空穴导电电路称之为PMOS电路。PMOS电路及其NMOS的组合电路，我们称之为CMOS电路。

相对于TTL数字集成电路，CMOS数字集成电路具备良好的应用优势，其工作电源的电压范围比较宽，并且其静态功耗水平比较低，其抗干扰能力比较强，具备较高的输入阻抗，并且其应用成本比较低。介于这些优势，CMOS数字集成电路得到了广泛的应用。在日常生活中，数字集成电路的品种是非常多的，包括门电路、计数器、触发器、编译码器、存储器等。

我们可以将数字逻辑电路分为时序逻辑电路及其组合逻辑电路。在组合逻辑电路的分析中，任意时刻的输出取决于其当时的输入，这跟电路的工作状态没有关系。比较常见的组合逻辑电路有编码器、译码器及其数据选择器。在时序逻辑电路中，任意时刻的输出取决于该时刻的输入，与电路的原先状态存在联系。时序逻辑电路具备记忆的功能，其内部含有存储单元电路，比较常见的时序逻辑电路有移位寄存器、计数器等。

实际上，不同组合的逻辑电路及其时序逻辑电路是非常多的，其应用比较广泛，并且有很多标准化、系列化的集成电路产品，我们把这些产品称之为通用集成电路。我们把那些专门用途设计制作的集成电路称之为专用集成电路。

数字电路是由组合逻辑及其寄存器构成的，组合逻辑是由基本门组成的函数，其输出与当前的输入存在关系。比如组合逻辑的逻辑计算。时序电路包含基本门，也包括一系列的存储元件，进行过去信息的保存。时序电路的稳态输出与当前的输入有关，跟过去的输入状态也有关。时序电路在进行逻辑运算的同时，也会进行处理结果的存储，从而方便下一次的运算。

从功能上来说，数字集成电路分为数据通路及其控制逻辑部分。这些部分都由一系列的时序逻辑电路构成，都是同步的时序电路，时序电路被多个触发器及其寄存器分为若干的节点。这些触发器在时钟控制下会进行同样节拍的工作，从而进行设计的简化。

2 CM0S系列集成电路的一般特性与方式

（1）CMOS系统集成电路是数字集成电路的主流模式。其集成电路的工作电源电压范围是3～18V，74HC系列是2～6V，党电源电压VDD=5V时，其CMOS电路的静态功耗分别为：中规模集成电路类是25～100%eW，缓冲器及其触发器类是5～20%eW，门电路类是2.5～5%eW，其输入阻抗非常高，CMOS电路几乎没有驱动电路功率的消耗。

该电路也具备良好的抗干扰能力，其电源电压的允许范围比较大，其输出高低电平的摆幅也比较大，其抗干扰能力非常强，其噪音容限值也非常的大，其电源电压越高，其噪声容限值非常的大，CMOS电路电源的利用系数非常的高。

CMOS数字集成电路也具备良好的扇出能力，在进行低频工作时，其输出端可以进行50个数量以上的CMOS器件的驱动，其也具备良好的抗辐射能力。CMOS管是一种多数载流子受控导电器件，针对载流子浓度，射线辐射的影响不大。CMOS电路特别适合于进行航天、卫星等条件下的工作。CMOS集成电路的功耗水平比较低，其内部发热量比较小，集成度非常的高，电路自身是一种互补对称结构，环境温度的不断变化，其参数会进行相互补偿，因此，能够保证良好的温度稳定性。

（2）相对于TTL集成电路，CMOS集成电路的制造工艺更加的简单，其进行硅片面积的占用也比较小，比较适合于进行大规模及其超大规模集成电路的制造及其应用。在CMOS电路的应用过程中，不能进行多余输入端的悬空，否则就可能导致静电感应的较高电压的产生，从而导致器件的损坏情况，这些多余的输入端需要进行YSS的接入，或者实现与其它输入端进行并联，这需要针对实际情况做好相关的决定。

CMOS电路输入阻抗水平是比较高的，容易受到静电感应发生击穿情况，为了满足实际工作的要求，我们需要做好静电屏蔽工作。在CMOS电路焊接过程中，需要做好焊接时间的控制，保证焊接工具的良好应用，进行焊接温度的良好控制。

3结语

在数字集成电路的设计过程中，很多标准通用单元得到积累，比如选择器、比较器、乘法器、加法器等，这些单元电路的形状规则更加方便集成，这说明数字电路在集成电路中得到更好的发展及其应用，这是数字集成电路应用体系的主要工作模式。

参考文献

[1] 黄越.数字集成电路自动测试生成算法研究[D].江南大学，2012.

[2] 龙英.开关电流电路测试与故障诊断方法研究[D].湖南大学，2012.

大规模集成电路篇3

在工作人员的陪同下，我们来到了首钢nec的小礼堂，进行了简单的欢迎仪式后，由工作人员向我们讲解了集成电路半导体材料、半导体集成电路制造工艺、集成电路设计、集成电路技术与应用前景和首钢nec有限公司概况，其中先后具体介绍了器件的发展史、集成电路的发展史、半导体行业的特点、工艺流程、设计流程，以及sgnec的定位与相关生产规模等情况。

ic产业是基础产业，是其他高技术产业的基础，具有核心的作用，而且应用广泛，同时它也是高投入、高风险，高产出、规模化，具有战略性地位的高科技产业，越来越重视高度分工与共赢协作的精神。近些年来，ic产业遵从摩尔定律高速发展，越来越多的国家都在鼓励和扶持集成电路产业的发展，在这种背景下，首钢总公司和nec电子株式会社于1991年12月31日合资兴建了首钢日电电子有限公司（sgnec），从事大规模和超大规模集成电路的设计、开发、生产、销售的半导体企业，致力于半导体集成电路制造（包括完整的生产线――晶圆制造和ic封装）和销售的生产厂商，是首钢新技术产业的支柱产业。公司总投资580.5亿日元，注册资金207.5亿日元，首钢总公司和nec电子株式会社分别拥有49.7％和50.3％的股份。目前，sgnec的扩散生产线工艺技术水平是6英寸、0.35um，生产能力为月投135000片，组装线生产能力为年产8000万块集成电路，其主要产品有线性电路、遥控电路、微处理器、显示驱动电路、通用lic等，广泛应用于计算机、程控和家电等相关领域，同时可接受客户的foundry产品委托加工业务。公司以“协力·敬业·创新·领先，振兴中国集成电路产业”为宗旨，以一贯生产、服务客户为特色，是我国集成电路产业中生产体系最完整、技术水平最先进、生产规模最大的企业之一，也是我国半导体产业的标志性企业之一。

通过工作人员的详细讲解，我们一方面回顾了集成电路相关的基础理论知识，同时也对首钢日电的生产规模、企业文化有了一个全面而深入的了解和认识。随后我们在工作人员的陪同下第一次亲身参观了sgnec的后序工艺生产车间，以往只是在上课期间通过视频观看了集成电路的生产过程，这次的实践参观使我们心中的兴奋溢于言表。

由于ic的集成度和性能的要求越来越高，生产工艺对生产环境的要求也越来越高，大规模和超大规模集成电路生产中的前后各道工序对生产环境要求更加苛刻，其温度、湿度、空气洁净度、气压、静电防护各种情况均有严格的控制。

为了减少尘土颗粒被带入车间，在正式踏入后序工艺生产车间前，我们都穿上了专门的鞋套胶袋。透过走道窗户首先映入眼帘的是干净的厂房和身着“兔子服”的工人，在密闭的工作间，大多数ic后序工艺的生产都是靠机械手完成，工作人员只是起到辅助操作和监控的作用。每间工作间门口都有严格的净化和除静电设施，防止把污染源带入生产线，以及静电对器件的瞬间击穿，保证产品的质量、性能，提高器件产品成品率。接着，我们看到了封装生产线，主要是树脂材料的封装。环氧树脂的包裹，一方面起到防尘、防潮、防光线直射的作用，另一方面使芯片抗机械碰撞能力增强，同时封装把内部引线引出到外部管脚，便于连接和应用。

在sgnec后序工艺生产车间，给我印象最深的是一张引人注目的的海报“一目了然”，通过向工作人员的询问，我们才明白其中的奥秘：在集成电路版图的设计中，最忌讳的是“一目了然”版图的出现，一方面是为了保护自己产品的专利不被模仿和抄袭；另一方面，由于集成电路是高新技术产业，毫无意义的模仿和抄袭只会限制集成电路的发展，只有以创新的理念融入到研发的产品中，才能促进集成电路快速健康发展。

在整个参观过程中，我们都能看到整洁干净的车间、纤尘不染的设备、认真负责的工人，自始至终都能感受到企业的特色文化，细致严谨的工作气氛、一丝不苟的工作态度、科学认真的工作作风。不可否认，我们大家都应该向他们学习，用他们的工作的态度与作风于我们专业基础知识的学习中，使我们能够适应目前集成电路人才的需求。

这次参观，由于集成电路生产自身的限制，我们只能通过远距离的参观，不能进一步向技术工人请教和学习而感到遗憾，总的来说，这次活动十分圆满。

大规模集成电路篇4

本书共有4大部分，具体分为23章。第1部分 数字电路设计和能源管理系统，含第1-7章：1. 在具有能量延迟现象的空间中进行设计；2. 亚阈值下的耦合源极逻辑系统；3. 智能能量自动化系统中纳米级COMS电路的超低电压设计；4. 基于反馈系统的可重置模拟电路设计；5. 基于储存器的逻辑系统设计：低能耗设计展望；6. 新兴能量管理系统；7. 以无线身体网络能量采集系统优化为目标的超低能量管理电路。第2部分 模拟电路和射频电路，含第8-13章：8. 基于绝缘体硅片的模拟电路设计；9. 自校准CMOS振荡器中频率的产生和控制；10. 动静态跨导线性电路综合分析；11. 微瓦级CMOS模拟电路设计：超低能量控制集成电路；12. AMOLED显示屏用高度电流模式数据控制器；13. 无线传输应用的射频接收器。第3部分 器件布局和可靠性，含第14-23章：14. 基于并联硬件平台的新型通信架构设计；15. 基于成比例CMOS技术的集成传输线设计和优化；16. 芯片表面网络互联；17. 集成磁材料的螺旋形电感；18. 纳米级超大规模集成电路的稳定性；19. 纳米级CMOS集成电路的温度监测问题。第四大部分讨论了电路测试，包括：20. 低能耗大规模集成电路的测试；21. 模拟电路在线自测试的检测器；22. 可靠CMOS射频和毫米无线电波的设计和测试；23. 非接触式测试和调试技术。

本书有着广泛的主题，作者希望读者能够在科学研究和工程领域中继续发展CMOS相关集成电路技术。作者还真诚邀请每一位读者参加在加拿大不列颠哥伦比亚省举行的年度CMOS新技术大会，希望更多有创造力的技术人员聚集在一起，能在轻松的氛围中交流思想。

本书是由业界顶尖的国际专家和学者写作而成，适合的对象以集成电路专业的工程师为主，也可作为研究生的推荐阅读材料和课程补充材料。

宁圃奇，博士，副研究员

大规模集成电路篇5

关键词：数字电路；教学体系；重构；设计

中图分类号：G642.0？摇 文献标志码：A 文章编号：1674-9324（2014）06-0165-02

一、概述

数字技术是近几十年发展最快的技术，其发展对人类社会产生着深远的影响。作为数字技术硬件基础的数字电路遵循摩尔定律，在几十年中经历了从分立电路到集成电路的设计历程，到现在已进入片上网络（Network on Chip，NoC）的阶段。从数字电路的晶体管电路时代，历经中小规模集成电路设计时代，到现在广泛采用EDA工具进行ASIC设计以及基于FPGA进行设计的时代，电路设计的每一步发展过程都产生过很多重要的设计思想及设计方法。这些设计思想及方法的累积构成了现在的数字电路教学体系。然而，由于新旧体系高速更迭，使得目前的数字电路教学体系呈现一种拼接的模式，整体内容缺少因果链接，电路的逻辑设计、功能设计和性能设计三方面脱节。这种现状与当前数字技术领域对人才的要求极不适应。要对现状有所改革，首先需要对数字电路各部分内容有所了解，从中提取适应发展的部分，重新构成一个自洽的课程内容体系。本文希望通过对现有课程中不同部分内容进行分析，在此方面进行一些尝试。

二、基于晶体管的设计

目前，数字集成电路采用的主要工艺是CMOS工艺，在这种工艺条件下，电路逻辑结构由MOS晶体管担任开关作用来实现。MOS晶体管分为PMOS和NMOS两种形式，分别用于传导高电平（1）和低电平（0），如图1所示。逻辑输入控制晶体管的栅极，连通的晶体管支路由电源或地为逻辑输出提供标准输出电平，如图2所示。在晶体管的相互连接中，NMOS的串联可以实现AND运算，并联实现OR运算，由此可以形成各种基本的逻辑单元，如图3所示，这些逻辑单元的进一步连接可以形成各种功能电路。

在目前国内外教材的分析中，对此类电子电路的评价主要集中于晶体管数量。如何在设计中减少晶体管的使用量成为设计的主要目标。基于这一考虑，在基本单元层次，发展了AOI电路结构，将“与-或”二级结构形成一个整体，晶体管数量只与初级与门输入的数量相关。在功能设计的层次，引入卡诺图对逻辑方程进行最小化，其目标也是通过减少初级门输入端的数量来实现晶体管数量的减少。上述设计方法能够非常准确地表达数字电路的逻辑体系实现，并能建立组合逻辑的卡诺图分析设计方法和时序逻辑的转移输出表的分析设计方法，为数字电路的规范化设计体系奠定了很好的基础，也构成了目前数字电路设计的理论基础。但在目前的教学体系中，这种设计方法只是将晶体管作为标准开关器件使用。由于缺少有效的评价体系，目前逻辑分析仅停留在简单电路的分析设计，在中规模功能电路的分析设计中，几乎没有采用这一体系。在VLSI的设计时代，对电路性能的评价主要表现为集成度（占用芯片面积、成本）、速度（最长延迟时间、最高时钟频率）和功耗（最大功耗、平均功耗）等指标上。要实现同样的功能，利用逻辑定理可以设计出很多不同结构的电路，最优化成为设计中的中心环节。而要实现这一目标，在基本逻辑结构形成的阶段就需要补充对于相关性能的描述模型。

三、基于中小规模集成块的设计

在上世纪70～80年代，为了应对数字技术的广泛采用，发展了以74系列为代表的各种中小规模集成块。不同领域的用户可以选用尽可能少的通用集成块连接形成电路，满足自己的特殊系统需求。为了使用上的方便，中小规模集成块在外型和I/O端口性能方面都进行了统一标准设计，其输入/输出特性由Data sheet详细规定，用户在使用时可以不忽略其内部电路工艺及逻辑形成方式，只根据设计要求选取对应功能块，根据端口特性设计外部负载连接电路。考虑到通用模块可能需要对模拟器件进行驱动，此类电路通常都配备了强大的对外驱动电路，导致集成芯片中主要部分为I/O部件，逻辑功能部分只占据了集成芯片的次要部分。为了增加模块的通用性，通常会在基本功能的基础上添加许多额外的控制/状态端口（与集成块的总体成本相比，这些添加几乎不增加成本，但能够带来市场上的好处）。由于电路的成本、速度、功耗主要由I/O部件及外壳决定，简单逻辑与复杂功能的模块在价格和速度上相差不大，用户倾向于选用复杂功能模块来构成电路（使用模块的部分功能），而不是选用基本逻辑部件构成电路，电路设计的主要目标成为选择最少逻辑块及最少连线进行设计，与逻辑设计基本脱离关系。在目前的教学体系中，关于逻辑单元静态与动态特性的讨论基本采用这种方式讲解；各种组合功能电路的设计和时序功能电路的设计（二进制计数器、移位寄存器等）都采用此类方式。由于目前的实验条件，以及学生创新活动中自己设计小系统的需要，中小规模集成块仍然具有重要的使用价值，相关内容也就构成了数字电路课程教学中功能设计的主体部分。然而，中小规模集成块作为一种集成度低下的分立设计，其高成本和低速度是其不可避免的缺陷。如何将相应内容与低层逻辑设计合理地结合，将电路性能的评价带入到对不同结构设计的选择上，是解决这一问题的关键。在ASIC设计中，不会无谓地设计不需要用到的所谓多功能扩展，对功能模块的教学改革应该首先着眼于基本功能的最佳实现方式，然后考虑在不同应用中的最佳扩展设计方式。目前基于多功能器件进行设计，利用其部分电路的设计方式对中小规模集成块是优化的方式，但对于片上设计就是一种浪费的设计了。

四、基于HDL的设计

随着计算机技术的广泛采用，数字集成电路的设计也进入EDA时代。HDL使电路的设计描述和仿真验证可以利用计算机工具进行，方便于层次化设计中信息的交流、保存、修改，有效提高了设计效率，降低了设计成本。同时，基于FPDA的设计也成为中间设计的主流方式。为了适应这种发展，现行数字电路课程中开始引入HDL语言的内容，并对各种功能电路的描述编程进行了足够详细的介绍。同时也对FPGA的基本结构进行了介绍。利用这些内容，学生能够方便地使用计算机系统开展各类数字设计，扩大了数字电路的应用教学，通过对设计的仿真也能够更好地理解电路性能与设计的关系，使学生对数字电路设计有更实际的理解，也便于开展课程设计和各种实验活动。HDL是一种硬件电路的描述工具，主要帮助仿真过程的自动进行。而目前关于HDL的教学中，很少将电路逻辑与性能的关系反映到语言描述中，使语言的描述沦为对电路功能的描述，失去了EDA工具的使用本意。对电路性能描述中比较容易的是对延迟时间（或时钟频率限制）的描述。若要进行这方面的描述，HDL必须基于最基本的逻辑单元，设计者应对各种基本部件的时间延迟以及连线负载带来的时间延迟有足够的了解。而电路的功能设计描述则必须基于这种带时间延迟的部件互连设计（结构设计的描述）。此点在目前的HDL的教学中应特别强调。同时需要注意到，这种仿真一定要在与综合无关的工具上进行。对设计集成度的衡量取决于电路设计的综合方式。目前，在EDA设计领域尚未建立一种统一的综合方式，不同的综合工具采用不同的算法结构，综合效率各有不同。虽然综合算法本质上是基于基本逻辑优化理论建立的，但其中涉及的各种数学理论很多，不是数字电路这门课程能够解决的。因此，本课程无法涉足综合领域，也难以将课程内容与综合工具得到的结果形成对应关系。如何将基本理论与综合算法联系起来，形成一个统一的系统，应该是数字电路课程未来一段时间的改革目标。目前，很多的免费EDA工具采用FPGA作为综合的基础，这种综合工具的优点是能够方便地得到所设计电路的评价（占用单元数量、延迟时间、时钟频率）。然而，由于FPGA设计的基础是4输入查找表（等价于4输入卡诺图的最小项和设计），在基本逻辑层次上可以认为未进行任何化简，集成度低、延迟时间长。同时综合工具会根据4输入查找表建立优化算法进行综合，由此将用户进行的结构设计思想抹杀，不利于课程内容的相互衔接。如果要理解其综合结构，就必须首先建立FPGA基本单元和布线方式的电路参数模型，然后在此基础上建立独特的综合算法。目前，本课程难以完成这一任务。

五、统一体系的思考

基于上述分析，可以看到目前数字电路面临的困境，也展现了建立一个统一体系的需求。统一体系应该以电路性能参数（集成度、速度等）作为评价模型，着重考虑ASIC和VLSI设计中的需求。评价模型应该由底层基本器件（晶体管）开始分析建立，继承现有体系中关于逻辑设计的思想，将性能评价延伸到逻辑模块和功能模块层次；逻辑层次的设计中，主要展现功能的不同结构实现方式，为电路设计提供灵活性；而在功能层次的设计中，则通过对不同结构的性能进行比较，确定电路的最佳形成方式。HDL的设计应该将速度的评价融入到电路结构的描述中，并通过仿真工具的应用使这一评价能够推广到大系统中，对同步时序设计提供支持。

参考文献：

[1]姜书艳，罗刚，吕小龙，邓罡，周启忠.片上网络互连串扰故障模型的研究及改进[J].电子测量技术，2012，35（4）：123-127.

[2]姜书艳，罗刚，吕小龙，金卫，谢暄.90nm和65nm工艺下片上网络互连串扰故障模型分析[J].电子测量与仪器学报，2012，26（3）：267-272.

[3]艾明晶.基于自动设计方法的数字逻辑课程改革研究与实践[J].实验技术与管理，2012，29（9）：151-155.

[4]张苹珍，王俊峰，仲涛.VHDL在数字逻辑电路设计中的应用方法[J].信息通信，2012，（5）：96-97.

[5]张丽杰，吕少中.QuartusⅡ软件在数字逻辑电路教学中的应用[J].软件导刊，2012，11（4）：199-200.

[6]曹维，徐东风，孙凌洁.基于CDIO理念的数字逻辑实践教学探索[J].计算机教育，2012，（12）：75-77.

[7]Frank Vahid. Digital Design with RTL Design，VHDL，and Verilog，A John Wiley & Sons，Inc.，Publication.2011：41-48.

[8]徐尚中，李靖.基于FPGA的数字逻辑新型实验方法研究[J].赤峰学院学报：自然科学版，2012，（17）：20-22.

大规模集成电路篇6

【关键词】IC产业集群升级地方政府作用政策建议

【中图分类号】F291.1 【文献标识码】A 【文章编号】1004-6623（2012）05-0089-04

一、上海IC集群总体概况

上海IC集群，是以IC制造为重点，包括IC设计、封装、测试、原材料、光掩膜，以及模具、设备生产和维护、人才培训等相关配套服务的较为完整的IC地方产业网络。上海IC集群的空间范围，是以张江高科技园区为核心、延伸到金桥出口加工区和外高桥保税区的浦东微电子产业带（核心区），和漕河泾、松江、青浦为扩展区的IC产业集聚区。其中芯片制造业代表企业有中芯国际集成电路制造有限公司、上海宏力半导体制造有限公司和上海华虹NEC电子有限公司；芯片设计企业代表有展讯通讯（上海）有限公司、AMD；封装测试企业代表有安靠和日月光等；设备材料业企业代表有中微半导体设备（深厚）有限公司和盛美半导体设备有限公司。

上海IC集群，在全国占有非常重要的地位。多年销售收入在全国集成电路产业中占据1/3以上的份额（表1）。从产业链各环节看，芯片制造业、设计、封装测试等产业都占有114以上的比重。

公共服务平台建设一直是上海营造产业环境，提高产业高端技术的研发实力、加快高新技术产业化步伐的重要抓手。国家在上海建立了第一个部级集成电路产业基地、第一家集成电路设计专业孵化器，目前集成电路产业的公共服务平台主要有上海集成电路研发中心、上海集成电路技术与产业促进中心、上海硅知识产权交易中心和上海集成电路测试技术平台。上海集成电路研发中心拥有开放的集成电路工艺技术研发和中试平台。主要业务包括为行业提供技术来源和知识产权保护、工艺研发和验证服务，面向设计企业开发特色工艺模块和人才实训等。上海集成电路测试技术平台则以政府补贴、有偿共享的方式，为集成电路开发和生产企业提供专业测试技术服务。

二、上海IC集群升级面临的主要问题

1.产业规模偏小，盈利能力弱

上海集成电路产业的整体发展还处于初始阶段，突出表现为产业规模小，单体规模小，盈利能力弱。在产业构成上，2009年上海IC设计业销售收入为36.5亿元、制造业为146.7亿元、封测业为183.7亿元，仅为台湾新竹IC的1/25、1/11和1/4。同国际先进集成电路企业比较，上海集成电路企业在规模和盈利能力上均有很大的差距。中芯国际为上海最大的集成电路制造企业，与全球第一的代工厂的台积电相比，销售收入仅为台积电的15%，盈利能力更是相差甚远。中芯国际与新加坡特许半导体销售收入分列全球第三、四位，但前者毛利率仅为后者的1/3。展讯作为上海最大的设计公司，在销售收入、研发投入和盈利能力等方面，与国际著名设计公司都存在较大差距。

2.在全球价值链中处于低端环节

上海IC地方产业网络，是以代工制造环节嵌入生产者驱动的价值链当中，主要从事一般元器件的生产以及整机的加工和组装。设计公司弱小，制造封装测试环节规模最大，近年IC产业3/4以上销售收入来源于制造和封装测试等低价值链环节。由于IC产业是知识技术、资本密集型产业，全球IC产业价值链由研发设计力量强大、制程技术先进，并掌握系统集成核心技术的美、欧、日的IDM（整合元器件制造）公司控制。他们通过制定规制、标准和监督规则、标准的实施，来整合价值链的价值创造活动，最终获取了价值创造的绝大部分。

3.周边地区形成了对上海IC集群的强劲竞争和挑战

除集成电路设计业落后、中高级技术人员不足的制约因素外，商务成本提高也使得上海IC集群面临挑战。虽然集成电路业特别强调企业网络的完善性，但是商务成本（包括土地成本、劳动力成本等）等因素也会显著影响产业链上某些环节的分布。土地作为一种不可再生资源，近年来随着上海经济的发展而价格飞涨，上海的劳动力成本与周边的苏州、无锡相比也逐渐丧失优势。集成电路企业选址时不得不权衡上海的集聚效应带来的成本降低、较高的要素成本与预期利润。一些集成电路制造厂投资项目最终主要因为上海的商务成本过高而选择了上海周边地区，2008及2009年江苏省的销售收入已超过上海市，成为国内集成电路第一大省。近两三年随着武汉新芯12英寸生产线、成都成芯和重庆渝德8英寸生产线建成投产、英特尔成都封装测试工厂投产以及西安应用材料公司技术中心的建设，中西部地区IC产业发展的势头不可小觑。

4.国际硅周期和金融危机对上海IC集群的冲击

2000年以来，随着全球化的推进、跨国公司的产业转移，上海IC集群经历了快速发展阶段后，遭遇了前所未有的国际集成电路行业和金融危机的巨大冲击。从销售收入来看，2001年到2004年翻了一番，2003至2006年年均增长率达到50%。到2007年步入硅周期，全球集成电路产业不景气，上海集成电路产业仅实现销售收入389.5亿元，同比增长2.5%.增速明显放缓。受到国际半导体市场的影响，2008—2009年上海IC产业呈现负增长，2009年销售收入降为402亿元，增长率为一12%，比同期全国IC产业销售收入跌幅还多1个百分点，这说明，上海IC产业遭遇了较全国更大的冲击。

三、推进上海IC集群升级的政策建议

1.科学制定上海IC集群规划，实施价值模块协同网战略

一是要找准上海IC集群在全球和全国价值链中的位置。随着国家实施“国家科技重大专项”和本市加紧实施推进“高新技术产业化”等项目，抓住整机业与集成电路设计业的联动环节，形成从集成电路设计、制造、封装测试到产业化应用的大产业链，确立产业升级路线图，确立上海IC在全国IC设计业及其产业化的领先地位，并推动上海IC集群在全球价值链中的位置不断攀升。

二是调整和优化区域产业布局及定位。科学分析浦东、松江、紫竹园区的产业链优势环节，每个园区确立1～2个优势环节，其余非优势环节给予鼓励政策转移到相应园区，避免过度竞争，资源浪费。张江重点发展集成电路设计和微电子装备；外高桥发展集成电路封装测试；金桥建设部级通信产业基地，重点集聚和发展移动通讯设备和光机电一体化；康桥发展以华硕公司为标杆企业的手机、个人电脑等消费类终端产品。

三是实施价值模块协同网络（VMCN）战略。模块协同网络是通过加强集群内相关企业间的水平联系，通过协作、创新、竞争全面满足市场的差异化需求，将模块供应商、业务流程与系统管理等结合在一起，形成强大、集成、灵敏的全球化模块化产业集群。上海IC集群可以发挥地方政府的优势，将集群内的大量同类型本地企业，协同组织，建立复杂的水平联系网络，协同集群内中介服务机构、大学和科研机构等区域本地行为主体，组成灵活敏捷、协同互补的动态经济体系，有效实现价值创造过程的网络化整合，并通过企业和不同知识背景、知识结构的不同行为主体的知识交流与碰撞，激发集群创新发生。在有效利用全球网络的同时，积极实施本土化战略，增加网络的密度，拓宽相互学习的界面。

2.加快IC产业整合转型，提升创新能力

对上海IC产业来说，加快整合转型，促进产业集聚和企业做大做强，同样是IC集群升级的紧迫需要。应抓住国家鼓励产业整合重组的机遇，采取强有力的扶持措施，通过政策、资金和市场引导等途径，对产品技术水平高和市场前景好的企业，加快整合IC芯片制造、设计企业，建立自主可控的集成电路产业体系，尽快形成几个上规模的企业，为培育世界级集成电路企业作准备。以IC产业航母，撬动龙头企业的跨国混合网络，加速集群国际知识的获取、吸收、创造性运用，从而为本地IC集群的跨越式升级创造条件。要从自身实际出发，加快技术和产品创新速度。要以《国家中长期科学和技术发展规划纲要》确定的16个国家重大专项重点提升集成电路企业研发创新能力、突破核心技术的机遇，引导本地企业根据国内市场的实际需求加大新产品的开发力度，快速占领新兴市场，增加企业竞争力。

3.争取国家和地方的政策支持，实施积极的人才战略

一是落实2008年财税1号文有关优惠政策，国家规划布局内软件企业涵盖重点集成电路设计企业，将集成电路设计企业认定为“生产型企业”，享受出口退税政策，使其在国内完成设计后顺利投入生产出口到国内外市场，并将集成电路产业优惠政策覆盖半导体产业链诸环节。二是对公司的跨国研发给予财政政策支持，取消“出口”和“进口”的双向税赋成本，规定企业在国外的研发专利可以作为国内企业申报高新技术企业的依据，可以享受相关税收减免的优惠政策。三是鼓励地方企业利用中国本土大学、科研院所等与国外相应机构的“非赢利合作”关系，建立国外有关法律、科技制度的“专家咨询库”，通过“迂回”战略间接嵌入到西方知识网络，从而脱离于跨国公司独立发展奠定基础。

IC产业是知识密集型产业，专业化、高端人才对于IC集群的升级至关重要。可以借鉴国外的发展经验，制定高工资、低（零）个人所得税、股权奖励等优惠的人才吸引政策，吸引海外集成电路设计、制造、管理专家前来工作。可以通过提高员工待遇。加强产业间的网络联动来进一步强化企业网络优势。同时重视技术人才的培养，为基层作业员、技工、工程师提供较好的专业素质培训。这样的措施对设计企业和制造企业都是至关重要的。当然，要从根本上解决上海IC人才问题，地方政府必须制定积极人才政策，将人才待遇与户籍制度、住房、社会保障、配偶工作、子女教育与就业统筹考虑，使人才引得来、留得住。

4.充分发挥协会、企业管理咨询服务平台职能

建议政府及其相关部门“抓大放小”，将具体事务性职能交由协会办理。在建立产业同盟方面，建议进一步发挥好行业协会的作用，促进和推动lC产业的协同发展。可以授权协会实施或参与产业联盟的培育、建设和运作，构建公共服务平台，通过协会的推进来形成产学研结合的运行机制，发挥协会在行业管理中的主体作用。可以参考香港政府和香港工程师协会的做法，以政府（工程类）公务员的要求对协会的会员标准进行认定。在提升企业自主创新能力方面，政府和市、区两级行业协会结合起来，具体放手让协会去做。提供孵化楼的同时，为中小企业提供更加优质的创业服务；打造风险投资机构积聚地，重点培养有自主创新的重点企业。通过行业协会，促成IC产业的产业联盟。

政府要进一步完善园区内的各类公共服务平台、公共实验室和试验基地，包括科技图书馆或科技情报中心，实现进区机构的资源共享。完善和深化行政服务平台的服务内涵、服务程序和行政管理人员结构，切实帮助受扶持企业解决企业内部人、财、物等经营管理问题。

大规模集成电路篇7

关键词：维修；家用电器；电视机

中图分类号：G712 文献标识码：B 文章编号：1002-7661（2015）03-035-02

家电维修要点

1、重视基本理论和基本知识的掌握。不管家用电器的功能如何，内部的电路如何复杂，都离不开基本电路和基本元器件的组成，作为一名初学者对基本的电路形式、组成、工作状态和原理等要有所了解。

2、重视基本功的培养。家用电器的维修，除了要掌握必要的理论知识外，还要掌握和重视一些基本的维修方法，相关教材介绍的维修方法很多，但作为初学者来讲，要将这些基本的维修方法都理解并在实际的检修中灵活运用不是一件容易的事情。

3、善于通过不同的途径学结。由于家用电器的功能日趋繁多，新技术、新型元器件的应用越来越广，作为一名维修技术人员，如果不能及时跟上发展的趋势，就很容易形成技术落伍。因此要注重培养分析问题的能力，任何家用电器的电路组成虽然不同，但都有着相近的工作过程和规律，培养学习的主动性，掌握有效的学习方法，学会举一反三。在不断学习借鉴积累别人维修经验的同时，不断提高自身分析问题的能力。

随着我国电视工业发展，CRT电视机和液晶电视机并存的今天，CRT电视机以逐渐没落的身份出现，但仍有一定的数量，其维修也成为一个很大的问题。初学者对CRT电视机电路的一知半解，使其在维修过程中对图纸的识读和关键点的掌握不敢恭维，笔者通过实际维修及对彩电电路图的分析，参考相关文献，总结出彩电图纸识读规律及维修关键点对故障部位诊断的部分经验，在实际教学中应用，效果良好，使学员识图能力大大提高，故障判断能力迅速增强。现就关于彩电识图和维修关键点应用进行论述。

一、电源电路维修

电源电路是维修工相对比较拿手的地方，并且，现在各种电源代换模块层出不穷，虽然不是最好的维修方法，但实际中还是能够解决问题，且易于操作，可在应急修理时以备不时之需。就我本人而言，认为最好还是恢复原电路，恢复原机性能较好。其实，抓住一些关键点，掌握电源维修的一些规律，勤于分析，掌握好检查方法，应该是很快就能解决的。笔者一般采取关键点分析法，通过一些关键点的电压，进行分析就较容易解决。如保险熔断情况可大概看来熔断电流的大小；整流输出的300V电压的有无及大小能看来整流滤波电路的性能；输出电压的高低有无能知道振荡电路的好坏及稳压电路的大概工作情况；启动电压的有无能了解启动电路的工作等相关情况。此方面专著很多，在这就不再嗦，相信大多数维修工都能很快找到故障点。

二、行、场扫描电路的检修

行、场扫描电路是电视机故障机率最高的电路之一。其电路故障多发生于大电压、大电流的输出部分及供电电路，对于前级小信号电路故障，只要抓住多数图纸共性或集成电路引脚规律，仔细观察，认真分析，故障是不难解决的。

行扫描电路通常情况下根据集成电路的规模大小所设引脚不同，其不同电路设置引脚不同。①行鉴相器一般设置一个引脚，且多为鉴相器滤波电路外接端，外接滤波电容或积分滤波电路；②行振荡电路一般设一个引脚，多为振荡定时网略外接端，多接晶体或定时电路；③行预激励级一般设一个输出端，经简单滤波后直接加到行激励管基极。④一般为了防止电路异常会设置保护电路引脚一到两个，接入外来出发脉冲，切断行脉冲迫使行停止工作或直接加到MPU迫使机器待机。

场扫描电路通常在大规模集成电路上一般设置三个至四个引脚：① 一般大规模集成电路场振荡由二倍行频分频而来，个别电路会设置场同步分离滤波电路，外接滤波电容；②多数情况下会设置一个反馈端子，外接场交直流负反馈网络，进行线性校正；③场脉冲输出一般设置一至两个端子，主要看是与那一种场输出电路，单端还是双端，多与场输出块输入脚相连；④个别电路还会设置电子开关电路（锯齿波电压形成电路）的外接端子，外接RC定时元件，用以形成锯齿波电压，甚至同时作为反馈引脚，从而减少了集成电路的引脚。 场输出集成块一般是单列直插式功率集成电路，多有七到十二个引脚，但有几个引脚是有规律可循的，现就目前较多的OTL场功放集成电路规律谈一下我的看法：①场脉冲输入引脚多直接或经过电阻与小信号处理集成电路输出引脚相连，实测电压较低；②输出引脚可通过偏转线圈寻找，多在其回路上有个容量较大的S校正电容，直流电位多为电源一半；③自举引脚多经过电容与输出相连，且为独立引脚，其电压近似甚或会高过电源电压；④通常场功放集成电路一般设两个电源引脚，离输入引脚近的为低压前置供电，另一个为功放供电，多数为24―27V左右。

行扫描电路故障机率虽然较大，但多数为输出电路故障，一般通过测电阻、测电压就能解决。测电阻时其维修关键点为行管集电极对地电阻大小，太大有开路之嫌，太小有短路之嫌；且该点阻值可一箭三雕，同时测量了行输出管、行逆程电容、行偏转回路及阻尼二极管。测电压判断故障时，关键注意行管基极的负压，该电压正常与否是行输出和行前级故障的分路点，其电压与行输出供电共同决定行输出电路是否正常工作，才能进一步去判断故障。其次是行输出各供电输出电源电压的正常与否，某些电源在故障之前出现短路，使行电路过载而烧毁，也是正常；在行扫描集成电路引脚上，一般注意行供电及APC滤波电路，振荡电路损坏机率非常小。

场电路故障规律类似行电路，主要是场功率放大器易损坏，多数情况下更换场块就可修复；场功放集成电路的维修关键点是场块功率输出端，该电压不对，检查供电电路正常，一般场块损坏。在场电路同时有一个较易出现的故障，即场线性不良，该故障是由元件性能不良引起，主要应检查场电路相关电解电容及场块，多数情况下，自举电容，滤波电容，锯齿波形成电容，反馈电容等性能不良居多。

三、伴音电路的检修

伴音电路的原理相对较简单，但其故障几率较大，且多发生在电压高电流大的功放级电路；另一个就是鉴频器电路，为了改善音质，多数厂家喜欢使用高Q值的鉴频器线圈，其内附电容银电极暴露在空气中成为伴音电路的易损件。弄清信号流程，抓住规律，相信我们能够轻易解决问题。

伴音小信号处理电路一般设置5―10个引脚，因集成电路的规模不同而有所变化：①伴音中频限幅放大电路在小规模集成电路中，一般输入引脚设两个，为6.5MHz（多制式机常见6.0MHz）平衡输入端子，外接6.5MHz陶瓷滤波器，以进行伴音第二中频的选频工作，为稳定集成内部直流工作点，通常再设两个伴音中频交流旁路电容外接端，避免交流增益下降；大规模集成电路一般各只有一个；②鉴频器电路外设引脚一般为2―3个，中小规模一般设两个陶瓷鉴频器或LC移相网络；大规模集成通常设一个；③直流音量控制电路一般设一个端子，外接音量控制网络，多数机型在此之外，还会设置一个去加重端子，外接2000pf―0.01μf去加重大电容；④音频输出电路一般设引脚1―2个，一个音频输出，经0.22μf―4.7μf电容接功放输入端子；有些机型有音调调节电路，但通常不做专用端子，由去加重端子兼顾。伴音功率放大器集成电路多采用常见的普通音频功放集成电路，其规律比较好找：①通过喇叭很易找到功放输出，OTL经过个较大的电解电容，OTL功放及BTL功放则电路直接接喇叭；②自举电路通常有专用引脚，接一个47μf ―220μf电解电容由正及负接功放输出端子；③反馈电路一般对地接一电阻与电容串接的滤波移相网络；④高频旁路滤波外接小容量高频滤波电容。等等等等，只要我们认真读图，抓住规律，仔细看一下电路，会发现有很多的相近相似的地方，久而久之，读图能力会大大提高。

伴音电路维修关键点主要是功放输入、输出端、中放电路的输入端等，其中功放电路的输入端可作为维修伴音电路的“分水岭”，如电路未设置音频输入端，去加重电容外接端亦可充任；该点可用将故障部位分清是在功放电路还是前级电路，只要对其输入感应信号即可；功放电路输出端主要用以判断功放电路的好坏，在电源正常情况下，该点电压异常多能判断功放电路损坏；中放电路的输入端主要用以判断伴音中放增益，亦可间接判失真是否由增益不够引起，从而判断鉴频器线圈失谐。若从易损件考虑，鉴频器线圈首当其冲。

大规模集成电路篇8

【关键词】集成运放 非线性 失真分析 电路应用

针对于差分式的集成运放电路，解析了失真的非线性根源。经过全方位改进，优化并且重设了集成运放的线路特性。具体在改进后，防控了偏高的电路谐波。对于线路，非线性解析得到的参数也可用来优化连接，同时减低了输入进来的共模电压。具体优化设计时，增设了定位必备的频段系统用来接收电路的射频增益，阻止产生谐波。改进后的输出信号符合了特定门限及幅度。

一、非线性的电路失真

集成运放性的常用电路包含了输入级、输出级及相应的中间级，同时还含有偏置电路。在整体电路中，输入级还设有内部的差分电路。差分电路可设置为单端或双端这样两类的输入流程。对于偏置电路，可依托双电源或单一电源来供电。在这种状态下，若输入进来的共模信号是较大的，将会转变至非线性的差分电路运转状态。因此，放大器不会再抑制电路内的共模，也干扰了设置好的共模抑制功能。

集成运放性的线路表现为非线性的特性，设置了必备的参数。除了输入电压，判断非线性的详细指标还包含了输出电流、电压及摆动幅度。从晶体管来看，输出级呈现为饱和性的压降，输出的最大电压也经常没能超出线路内的电源电压。在转换电压时，压摆率被设置为必备的指标，这项指标整合了高频信号。若初期设定了偏高压摆率，那么集成运放也将表现为较高的总体电压。与之相反，若设置了过低的压摆率，在某一时段将会呈现为失真的输出信号，这种状态下的非线性表征也更为明显。

针对于正负两类的电源或是单一电源，集成运放供电都配有精确的共模电压。通常来看，相比于电源电压，共模电压会显示为2V的差值。若选取了单一电源用来供电，那么输入电压总体的变更幅度是更小的。由此可见，如果采纳了较低的供电电源，那么不可忽视共模信号的输入。

二、集成运放的具体应用

射频式的前端接收机电路配备了运算放大器，表现为集成性能。然而，运算放大器初期设置了偏高的输出阻抗，这种状态的混频器并没能拥有最优的驱动及负载性能。这样做，即可确保符合了最低的采样信号门限。集成运放设有输出的较低阻抗，但却有着较高比值的输入阻抗。经过这种改进，即可高效传递实时l生的变频信号，负载驱动性能因而变得更强。针对总体线路，若要符合根本的增益设计，那么有必要实时放大变频状态下的接收端基带信号。

2.1总体设计思路

非线性的集成运放线路设有500MHz的带宽及5mV的电压摆动，设定为0.05°精确的相位误差，它代表着差分放大过程中的偏差。电源设有7V或更低的电压。在总体线路内，配备了双集成式的放大器用来运算，可同时输出并且放大双路的信号。相比于反馈电流式的常见放大器，集成运放的新式放大器更适合用于电路的扩频通信，体现为压摆率较高的特性。

2.2具体的实现流程

供电设置了单电源，配备了正交的两路信号。对于差分放大，配备了单端输出及双端输入的流程。集成运放的过程中，合并了极性的双路信号而后用来采样。若识别了跳频信号，电路即可跟进实时性的电压变更。经过改进之后，可控制于30dBc或更低的输出谐波，符合了灵敏度。在各个阶段内，负载阻抗及电压增益都会表现出正比的变动趋势。对于射频前端，配备了控制性的增益放大线路。接收机设有高层次的敏锐性要求，初期较弱的信号经过固定式的集成运放，可以再次被放大。

2.3优化非线性电路

非线性的集成运放电路应当解析它的失真规律。输入某一单频信号，电压变更的速度并不是很快。因此，谐波失真可忽视压摆率的变动。优化重设电路之后，在最大范围内缩减了低频信号附带的电容干扰，因而表现出最佳的电路频谱特性。

三、结语