电路设计论文范文

电路设计论文范文第1篇

1.1电路振荡原理介绍弛豫振荡器电路如图1所示。假设节点Vswitch和Clock＿out输出是低电平，那么N4处于关闭状态，由P4和N5组成的反相器给电容C1充电，使节点Vramp电压升高。同时，N1的源极电位也成比例升高，也就是节点VR1电位升高，并产生了一个流过电阻R1的电流IR1，该电流同样流过N1。随着电流IR1的升高，由于恒流源P1的电流是一定值，造成流过N3的电流减少。N3将栅极和漏极短接，将流过的电流转换成电压。将N3设置工作在亚阈值区，则N3漏极电流与栅极及漏极电压的关系可以由亚阈值区电流公式决定［8］。随着电流的减少，N3的栅极和漏极电位降低，导致N2管关闭，电流源P2对节点Vswitch充电，并使其升至高电平。此时，电路达到另一个输出状态，缓冲器输出Clock＿out变成高电平，N4管导通，将节点VR1瞬间下拉，UR1为0。由于此时N5，N6不能将节点Vramp的电荷立即全部泄放，所以N1的栅极电位还很高，N1的VGS达到最大值，由P1产生的恒定电流全部流过N1，N4支路。N5，N6以恒定速度对电容C1放电，Vramp线性下降，电路处于稳定状态。随着N1的VGS的下降，流过其电流减小，流过N3的电流增加，使N3的栅极和漏极电位升高。当Vcompare升高到打开N2时，Vswitch降低到0V电位，电路达到另一个输出状态，Clock＿out跳变成低电位，完成循环。

1.2影响振荡器输出频率的因素标签工作的环境温度具有较大的变化范围，可能从负几十摄氏度到近一百摄氏度。根据第2．1节的推导，振荡器输出周期由电容和电阻决定。由于电容和电阻易受温度影响，尤其是CMOS工艺的电阻温度系数一般较大，因此，在设计电路时需考虑电容和电阻随温度的变化。参考文献［9，10］中所提及的温度补偿方法可以在理论上完全消除温度变化对输出的影响，达到由电阻和电容随温度偏移造成的频率温漂为0。但是，通常情况下，MOS管的工作特性会随温度变化，所以，在电路设计时，电阻的选择需综合考虑。标签芯片在向阅读器发送数据进行反向散射调制时，会在一段时间内接收不到电磁能量，时长从1μs到37．5μs。不同的无能量时段长度对芯片造成的影响不同，小到几个微秒的断电不会使电源管理模块提供给振荡器的电压源VDD发生波动。但是，最大37．5μs的断电时长则会造成振荡器工作电压VDD的下降，当标签再次获得能量时，振荡器工作电压恢复正常，造成电源电压抖动。同时，振荡器所用偏置电流也会发生波动。根据ISO／IEC18000－6C协议，通信过程中标签解码以及反向散射编码对时钟精度要求较严格，而RFID系统的基带数字部分可通过采用相对比值解码和区间分段分频控制方法对反向编码的通信速率进行控制，解决对基带时钟精度要求严格的问题。如前文所述，控制好温度等因素对电容值和电阻值的影响，即可解决振荡器输出频率不准的问题。换言之，输出频率可以偏离理想值，且在变化范围较小情况下，数字基带仍然可以正常工作。但是在设计模拟前端时，应当尽量减小振荡器的输出偏差。

2仿真结果及说明

采用SMIC0．18μmCMOS工艺模型，使用Cadence工具对电路进行设计，并采用Spectre仿真器模拟电路性能。仿真中，在理想电压源为1V，理想偏置电流为100nA，室温为25℃时，电源上电时间为5μs，瞬态仿真时长为300μs。振荡器频率为1．925MHz，功耗为0．9μW。图2所示为理想条件下的仿真输出波形和对其进行freq函数处理后的频率曲线，输出是稳定的周期方波，频率为1．925MHz。

2.1输出频率随温度的变化标签芯片需在宽范围环境温度下工作。图3所示为在理想电源电压和电流基准下电路输出频率随温度的变化曲线。

2.2频率随电源电压的变化由于工艺角的影响，电源管理模块输出给振荡器工作的电压源VDD可能会产生一些偏差，不是理想的1V。当标签芯片距离阅读器较远时，芯片获得能量较少，也可能出现VDD偏低的情况。图4给出了在室温下，偏置电流无偏移时，振荡器输出频率随电源电压变化的曲线。可以看出，VDD低于0．95V时，输出频率随VDD降低快速升高，VDD＝0．75V时，输出频率为1．978MHz；VDD＝0．95V时，输出频率出现最小值，为1．923MHz；VDD超过0．95V时，输出频率呈上升趋势，当VDD到达1．3V时，输出频率达到1．941MHz。该条件下，振荡器在0．75～1．3V电源电压下偏离理想频率小于3％。

2.3频率随输入偏置电流的变化与电压产生偏移的原因一样，偏置电流也会产生一定的偏移而影响振荡器的输出频率。图5给出了输出频率随偏置电流变化的曲线。仿真结果显示，偏置电流减少到90nA时，输出频偏小于目标3％以上；偏置电流增大到110nA时，输出频偏接近3％。

2.4电源电压与偏置电流纹波对输出频率的影响反向调制造成标签芯片接收不到能量的最大时间长度为37．5μs，这会使电源管理模块提供给振荡器的电压源和电流源产生相同频率的纹波，而输出频率的波动对数字基带的影响要大于稳定的频率偏差所带来的影响。当电压源降低100mV，偏置电流降低10nA时，得到了如图6所示的振荡器输出频率波动波形。图6中，输出频率的波谷是在电源电压和偏置电流都降低10％时产生的，最小值是1．864MHz；波形的最大值是1．926MHz，是电源电压和输入电流正常时的输出频率。此时，输出频率的相对误差为1．64％。

2.5仿真结果说明采用温度补偿方法只是将电阻和电容的温度特性考虑在内，但并没有综合考虑受温度影响的MOS管的工作特性。图3中显示曲线的频率随温度变化很小，满足标签芯片在不同温度下工作的要求。振荡器采用弛豫结构的目的之一是尽量避免电源电压值对振荡频率的影响，图4中的结果显示，该振荡器允许VDD从0．75V到1．3V变化。VDD小于0．75V时，频率明显增加，主要是P2产生的电流对节点Vswitch充电时Vswitch的电压变化幅度减小，导致充电过程缩短、电路循环周期变短、频率增加。为了满足低功耗要求，电路中各条支路的电流都设置得较小，因此，在偏置电流变化时，由P1，P2，P3产生的电流对各个节点的充电过程会明显变化。电流变大时，充电过程加快；电流变小时，充电过程变长。在低功耗时，偏置电流的影响大于工作电压。工作电压和偏置电流的波动和它们发生稳定偏移对输出频率的影响是不同的。由于此系统中数字基带可以处理时钟频率小偏移所产生的问题，但是不能处理时钟波动引发的误差，所以，振荡器对输出频率的波动要求很严格。在本文3．4小节所提到的条件下，该弛豫振荡器输出频率的相对波动很小，小于系统要求的2．5％。

2.6与其他论文数据对比表1提供了文献中电路与本文电路仿真结果的比较。无论是单端环形结构还是差分环形结构，输出频率都易受电源电压和基准电流的影响，且会产生很大的波动。其优点是结构简单、功耗低和省面积。弛豫结构的功耗较大，文献［13］中电路用了一个1MΩ电阻，面积较大。本文电路使用电阻可以小到几十千欧姆，占用面积较小。用略大的面积和功耗换来的优点是输出频率稳定，受电源电压和基准电流影响较小。这也是本设计的优势所在，电阻值减小了90％以上，同时在电源电压和偏置电流瞬时波动10％的情况下，输出符合系统要求。表1本文与其他文献结构的比较参考文献采用结构输出频率／MHz功耗／nW相对面积文献［11］单端环形1．28440很小（全CMOS）文献［12］差分环形5．1224很小（全CMOS）文献［7］弛豫1．922000很大（1MΩ电阻）本文弛豫1．92900适中（65．1kΩ电阻）4总结设计了一种用于UHFRFID标签芯片的弛豫振荡器。理想情况下，电路功耗为0．9μW，工作温度范围为－20℃～80℃，电源电压变化范围在0．75～1．3V之间，偏置电流范围为90～110nA，且允许电源电压和偏置电流发生10％的波动，振荡器的输出频率符合系统设计要求。

电路设计论文范文第2篇

仪器设备的电源模块，是EFT/B干扰最初也是最容易进入的端口，为了防止产生耦合串扰，主要是采用对EFT/B中低频信号有效滤波和对超高频部分信号吸收的方法，重新设计滤波器。

EFT/B干扰信号在线路传导过程中，其中的共模干扰信号频率高，且干扰幅度大，对设备的影响较大，差模信号频率低，干扰幅度小，对设备的影响也较小，所以针对高频干扰信号较强这一情况，我们的滤波电路设计为低通滤波电路，见图1。图中，C1和C2电容为差模滤波电容，主要是为了滤除差模信号，为了防止在通电的瞬间产生较大的冲击电流，此电容选用不宜过大。C3和C4为共模滤波电容，和共模扼流圈一起，共同组成共模滤波电路滤除电源线和地线之间的共模干扰。

L1为共模扼流圈（图2），采用铁氧体做磁芯，双线反向并绕，由结构特点，对中高频的共模干扰信号呈现很大阻抗，抑制中高频共模信号通过，达到滤波的目的。理想的共模扼流圈对差模干扰信号本无抑制作用，但实际上绕组线圈之间存在的间隙，也会产生差模电感，对差模干扰信号也有一定的抑制作用。另外共模电感还可以抑制本身不向外发出电磁干扰，避免影响其他设备电路工作。共模扼流圈上的电感为储能元件，在抑制传导性干扰上有明显作用，但是电感本身的适用频率一般不高于50MHz，所以对高于50MHz的超高频干扰信号，我们在输入信号线加铁氧体磁环来抑制超高频干扰。

铁氧体磁环是一种很常用的滤波材料，它本身属于能量转换器件，低频信号通过时，铁氧体磁环不会影响数据和有用信号的传输，但高频信号通过时，铁氧体磁环会大大增加阻抗，把高频干扰转换为热量消耗掉。实验证明，铁氧体的确对滤波电路的滤波效果产生了非常积极的作用。根据上面的设计方案，我们用通过试验做一下验证。试验中，EFT/B信号U=4KV，分别注入L线和N线，得数据如表格1。由表格1的实验数据，我们可以得出，滤波器对EFT/B干扰信号有很明显的抑制效果，不管是差模部分还是共模部分均取得满意效果。

2结论

通过对电快速瞬变脉冲群（EFT/B）干扰分析，提出了利用新设计的EFT滤波器，和PCB设计，和二次滤波相结合的方法来降低对电子设备的干扰，并进行了实验验证。实验结果显示，本文所提出的方法能有效的降低电快速瞬变脉冲群对电子设备的干扰，对保障电子设备的正常工作起到重要作用。

电路设计论文范文第3篇

通过参考成熟的CAN/LIN总线设计电路，经过基础测试及单元电路测试，应用电路设计软件Alti-umDesigner10．0设计了电路原理图，如图1所示．本设计采用SiliconLaboratories公司生产的汽车级控制芯片C8051F500Q作为整个硬件系统核心控制芯片;恩智浦半导体(NXP)公司生产的TJA1040、TJA1020收发器分别作为控制局域网CAN物理总线与协议控制器之间的硬件接口，LIN主机从机协议控制器和LIN传输媒体之间的接口;采用AT24C04作为存储扩展，并结合JTAG调试烧写电路和12V转5V转压电路共同构成一个独立完整的工作电路［3－4］．

2中央控制器硬件

电路中央控制电路如图2所示，由于数字电路的频率高、模拟电路的敏感度强的特点，针对通信信号线，高频的信号线要尽可能远离敏感的模拟电路器件，因此，本设计将模拟地与数字地进行隔离．C8051F500芯片内部提供了稳定的24M内部晶振，因而电路中未设置外部晶振电路．SiliconLabs公司C8051F500芯片内部集成博世CAN控制器，采用CAN协议进行串行通信．CAN控制器包含一个CAN核、控制寄存器、消息RAM及消息处理状态机．控制器符合博世2．0A基本CAN标准和2．0B全功能CAN标准，方便在CAN网络上的通信．

3电源电路设计

采用了LM2937IMP－5．0的12V转5V转压芯片;为保护转压电路的安全性，防止回流，采用二极管N5817;输入及输出两端的电容起到稳定两端电压的作用．CAN/LIN总线接口芯片电路设计CAN总线接口电路如图4所示，其中P0口的P0．6和P0．7分别为CAN总线收发器TJA1040与主控制器C8051F500Q的发送接口和接收接口．TJA1040作为CAN物理总线和控制器之间的硬件接口，能提高对CAN总线的差动发送与差动接收能力［5］．LIN总线接口电路如图5所示，LIN总线通信需要12V外部供电，P1口的P1．0和P1．1分别作为LIN总线收发器TJA1020与主控制器C8051F500Q的发送接口和接收接口，P1．2作为LIN的启动引脚．TJA1020是LIN物理总线和主———从协议控制器之间的硬件接口，工作波特率在2．4kbits/s～20kbits/s之间．TXD管脚输入的发送数据通过LIN收发器转换成LIN总线信号，通过收发器控制转换速率与波形，这样能够减少EME．通过一个内部终端电阻LIN总线的输出管脚被拉成高电平．通过LIN总线的输入管脚，收发器检测到的数据流通过RXD管脚发送至微控制器［6－7］．

4系统调试

系统硬件调试主要部分包括:拥有完整系统的硬件电路板如图6(整体电路包括JTAG下载电路，12V转5V的电压转换电路，主控芯片基础电路，以及TJA1040和TJA1020接口转换电路);新华龙U－EC6下载调试器如图7;上位机的Keil软件烧录软件．将最小系统硬件电路板焊接完成，用万用表测试防止漏焊情况发生，将U－EC6下载调试器连接上位机和系统板JTAG接口，通过上位机的Keil软件下载最基础的LED灯闪烁例程测试系统板的下载功能以完成最基本电路测试，焊接测试完成两块基础电路板后，继续在这两块电路板上焊接CAN总线接口转换电路和芯片TJA1040及OLED接口电路，下载CAN总线测试程序通过OLED显示数据，测试CAN总线的收发性能，测试完成后继续焊接LIN总线接口转换电路及芯片TJA1020，下载LIN总线测试程序通过OLED显示数据，测试LIN总线的收发性能．至此，完成整个硬件电路的测试．5总结本设计在实验室条件下，能够满足汽车在运行中对各种控制指令与数据传输的要求，并且可以准确地检测控制过程中可能产生的故障．本设计可以根据不同用户要求，扩展CAN/LIN总线连接节点的数量，实现较完整的CAN/LIN通讯网络．

电路设计论文范文第4篇

电路设计尤其是超声波信号的收发处理采用诸如TX734激励电路、MAX2038回波放大处理电路等专用IC效果固然理想，但考虑到研发专用设备仅需小批量试制的因素，故在电路方案选型设计时遵循简单实用、器件易于采购的原则，尽量选用通用元器件实现，系统电路主要由超声波发射激励和电源变换单元、超声波回波信号处理单元、时间差测量单元、单片机控制和数据处理单元组成。排版布线亦尽量参照IC生产厂商的DEMO方案，采用贴片元件的双面PCB设计制作，以提高样机研发的一次性成功率。

1.1超声波收发电路由于检测装置工作于井下，井口只为其提供了一路＋24V直流电源，各单元电路的工作电源需要依靠DC／DC变换电路获得。控制系统和信号处理系统使用的＋5V和±12V电源由LM2596－5．0承担，其主路输出＋5V／2A电源供单片机等数字系统使用，将其储能电感改用5026－47μH环形功率电感，并在其上增加两个辅助绕组，经整流、滤波和LM78（79）L12三端稳压IC后产生±12V／0．1A直流电源供信号处理系统使用；超声波发射采用了高压脉冲激励方式，＋200～300V激励电压由＋24V供电电压经简单的Boost升压电路获得，利用单片机送来的1ms周期、5μs脉宽脉冲信号控制MOSFET开关管实现对超声波发射探头的激励，储能电感选用TDK－NL565050T－822J－PF（8．2mH）贴片电感，NMOS开关管选用2N60即可。超声波激励及电源变换电路如图2所示。经实测，激励脉冲会在接收探头中产生一个较大的谐振频率为5MHz、大约5个周期的串扰信号，为此，接收电路设计了一个对发射激励脉冲延迟6μs、持续30μs的使能控制信号，控制接收放大处理电路仅在使能信号有效期间实现回波信号的放大和输出，使之能够在钢管内壁和外壁反射的一次、二次回波信号到来之前有效地消除激励脉冲串扰的影响，使能控制信号时序关系见图3。检测装置中用于时间差测量的TDC－GP2的典型应用是作为超声波流量计、激光测距仪的时间间隔测量、频率和相位信号分析等高精度测试领域。在这些应用中输入信号一般都较强，经简单处理后即可作为TDC－GP2的START、STOP控制信号使用，而该检测装置的超声波回波信号尤其是多次反射回波信号非常微弱且杂波较大（实测回波信号大约在mV数量级），必须经高增益宽带放大器放大和滤波、检波、整形处理后才能胜任。宽带放大器由AD604承担，可获得6～54dB的增益并可由VGN端电压连续控制，可较好地满足超声波回波信号高速高增益放大的要求［2］。考虑到仅需将回波信号放大处理后形成STOP控制脉冲即可，故电路仅利用可调电阻对2．5V基准电压（由TL431产生）分压获得的VGN电压进行增益设定，但设计电路亦有预留接口可用于接受经单片机和DAC输出的AGC控制电压，实现增益的闭环控制。AD604前级放大电路如图4所示。带通滤波器选用由MAX4104构成，设计中心频率为5MHz，带宽约为1MHz；钳位和检波由AD8036完成，具有卓越的钳位性能和精度高、恢复时间短、非线性范围小、频带宽的特点；检波输出信号的整形处理由MAX9141负责，这是一款具有锁存使能和器件关断功能的高速比较器，具有高速、低功耗、高抗共模能力和满摆幅输入特性等，回波信号经其整形处理后可获得理想的脉冲前沿，并便于与TTL逻辑电平接口，还可以方便地实现回波信号输出的使能控制。信号调理电路如图5所示。

1.2时间差测量电路回波信号时差测量选用了德国ACAM公司的高精度时间间隔测量芯片TDC－GP2。TDC－GP2采用44脚TQFP封装，内含TDC测量单元、16位算术逻辑单元、RLC测量单元及与8位处理器的接口单元和温度补偿单元等主要功能模块，利用内部ALU单元计算出时间间隔，并送入结果寄存器保存。TDC－GP2基于内部的硬件电路测量“传输延时”，以信号通过内部门电路的传输延迟来实现高精度时间间隔测量，测量分辨率可达pS数量级，可以很好满足项目测量的要求。单片机在给超声波传感器提供发射激励脉冲的同时给TDC－GP2提供START信号指令使之开始计时工作，超声波接收头接收到的反射回波信号经放大、处理后作为STOP指令信号，由TDC－GP2完成两次反射波时间间隔的测量。由前述可知，STOP与START信号的时间差大约在6～40μS之间，时差测量分辨率约为0．07μs，为此，设定TDC－GP2工作于“测量模式2”，在该模式下芯片仅使用通道1，可允许4个脉冲输入，实现STOP1与START信号之间的时间差测量，测量范围在60ns～200ms，然后，由TDC－GP2计算出各回波信号间的时间差Δt＝tB－tS＝tn－tn－1。测量原理如下：在输入START信号指令后，芯片内部测量出该信号前沿与下一时钟上升沿的时差，标记为Fc1；之后，计数器开始工作，得到predivider的工作周期数，并标记为Cc；这时，重新激活芯片内部测量单元，测量出输入的STOP1信号的第一个脉冲（一次反射回波）前沿与下一时钟上升沿的时差，标记为Fc2，将STOP1信号的第二个脉冲（二次反射回波）前沿与下一时钟上升沿的时差标记为Fc3，……；Cal1和Cal2分别表示一个和两个时钟周期。

1.3单片机接口电路实现系统控制和数据处理的单片机选择余地较大，项目结合TI公司中国大学计划选用了美国德州仪器公司生产的MSP43016位单片机，具有16位总线、带FLASH的微处理器和功耗低、可靠性高、抗强电干扰性能好、适应工业级运行环境的特点，很适合于作现场测试设备的控制和数据处理使用［4］。TDC－GP2其与单片机的通信方式为四线串行通信（SPI），利用MSP430的4个P2．x和P4．2I／O口实现GP2的选通、中断和开始、结束使能以及复位等控制功能。MSP430除用来对GP2控制和数据处理外，还可以留出一些资源实现设备其他电路和动作机构的控制使用。单片机接口电路原理和程序流程分别如图8和图9所示。

2结束语

项目样机用一根长2m，φ275mm管径的废旧储气井钢管，在适当位置加工了10mm宽、20mm长，2mm、4mm、6mm、8mm、9mm深的5个凹槽进行试验检测。检测装置扫描采样频率1000Hz，探头转速120r／min，提升速度20mm／s，仅1．6min即完成了2m样管的扫描检测，并可对检测出的管壁凹槽深度9mm部位作出报警［5］。采用定速法（设定声速为5900m／s）的测量结果与采用某国产便携式测厚仪测得的结果对照比较见表1。采用上述定速法测量误差稍大，由测量原理可知，管壁厚度是在测量得到超声波传播时间差和设定声速v后由公式d＝0．5vΔt计算得到。资料和实测表明，在0～40℃时温度对声速的影响很小可忽略不计，而在不同材质钢管中超声波传播速度大概在5400～6200m／s，这将直接影响其传播时间差，从而对测量结果造成最大约10～15％的误差，所以有必要进行声速的精确标定。项目样机选取一段井管加工成10mm壁厚的样管，并设计以下程序进行测量前的井口声速标定，程序流程如图10所示。超声波入射角对测量结果也有较大影响，应严格将由于探头安装误差造成的入射角控制在14．5°之内，否则超声波将有可能由于折射而转变为横波，这将对测量结果产生极大影响，而较小入射角造成的误差实际上通过上述的井口标定可以基本消除，采取现场检测标定的方法可使检测误差减小到1％～2％左右，如采用计算机数值处理的方法还可使误差进一步减小［6－7］。以此为核心开发研制的CNG地下高压储气井专用检测装置设备样机具有体积小、重量轻、成本低、使用方便和可提供高质量、高精度，定点、定量检测结果的特点，可以方便地应用于现场维修检测工作中，大约仅需2．5h即可完成200m储气井的扫描检测，获得约250点／行的检测数据，经计算机处理后获取检测结果曲线或图像。

电路设计论文范文第5篇

我们选择使用FPGA来进行数据的处理与控制。根据本系统的要求，在这里我们选择XilINX公司生产的Spartan-3E系列xc3s250e-5tq144型号的芯片它能将逻辑、存储器、数学运算、数字处理器、IO以及系统管理资源完美地集合在一起，其中，包括A/D控制模块设计、分频器的设计、信号处理模块的设计、AD8400数字电压控制模块的设计。

2数据采集电路设计

AD7820是美国AD公司推出的一款微处器兼容的8位模数转化芯片，芯片采用+5V供电，无需外部时钟，内部有取样保持电路，利用半闪存技术，使转化时间达到1.36US。它和FPGA的接口简单，无需加外部电路，即可采用存储器映像编址，数据输出带锁存和三态缓冲电路。片内采用两个4位内烁ADC以获得8位输出结果，每个4位闪烁ADC以内含15个比较器，每一个闪烁ADC将未知输入模拟电压与参考电压阶梯进行比较，从而获得高4位数据，一个内部数模转化器（ADC）以获得高4位数据作为输入，输出第一个闪烁ADC数据对应模拟电压，然后用未知输入模拟电压减去该电压，经转化后得到低4位数据。2.3数据处理电路设计AD8400是单通道、256位、数字控制可变电阻（VR）器件，器件内置一个带游标触点的固定电阻，该游标触点在载入控制串行输入寄存器的数字码所确定的点位分接该固定电阻值。游标与固定电阻任一端点之间的电阻值。本质上就是用控制脉冲计数的方法来调整阻值，所以又叫数控可变电位电阻器，其实质是一种特殊形式的数模转换器，其输入经高精度A/D转化为控制数字电位器的控制信号，并由FPGA控制关系和特性给出调整信号和计数脉冲，使数字电位器改变滑动触点位置，从而改变电位器输出电压。每个VR均有各自的VR锁存器，用来保存其编程电阻值。由10个数据位构成的数据字同步传输至串行输入寄存器，该数据字经过解码，前2位可确定需要载入后8位数据的VR锁存器地址。

3控制系统软件编程

FPGA的软件编程设计，其实质也就是硬件设计，一般是采用模块化的设计方法，其实质就是系统的主要程序包括A/D数据采集控制模块、FIFO数据缓冲模块、数字电位器控制模块、以及时钟树产生模块。

3.1数据采集模块

AD7820工作分为读模式和写模式，模数转换器和数据访问由RD来控制，当CS和RD同时为低电平时启动一次转换，对于能强制进入等待状态，且能使RD保持低电平直至模数转换结束的微处理器，用一条读指令即可启动转换，等待和读转换结果，在读模式WR/RDY用作状态输出（RDY）,它可用作CPU的状态查询。RDY是集电极开路输出，在CS下降沿后转为低电平,AD转换结束后变为高电平。在写读模式中，WR下降沿启动AD转化，当WR返回高电平时，结果的高4位被锁存在缓冲器中，同时开始低四位转化，INT为低电平时，表明模数转换结束。

3.2FIFO数据缓存模块的设计

先进先出的FIFO是一种比较常用的存储器单元[2]，主要用来对数据进行缓存，FIFO通常有读允许端口、写允许端口、数据输入端口、数据输出端口、FIFO状态端口等信号端口。其中，FIFO状态端口输出当前FIFO的状态满、未满或空。8*8位FIFO的功能框图如下。其中，clock为系统时钟信号输入，reset为系统复位信号，read为读数据信号允许信号，write为写入FIFO允许信号，fifo_in[7:0]为数据输入，fifo_out[7:0]为数据输出，fifo_empty为指示FIFO当前是空的，这种情况下，只能对FIFO进行写入数据操作；fifo_full指示当前FIFO是满的，这种情况下，当然只能对FIFO进行读数据操作，是不能写入数据的；fifo_half指示当前FIFO队列中没空也没满，这种情况下，既可以对FIFO进行写入数据操作，也能进行读数据操作，FIFO工作示意图。

3.3数字电位器模块设计

AD8400在时钟脉冲[3]作用下将10位串行数据通过SDI脚输入，这10个数据字格式为A1、A0、D7、D6、D5、D4、D3、D2、D1、D0,它使用50M的时钟在1LS(10*4*20ns)内可将4个RDAC的数据装完，AD8400通过复位（RS）脚可复位到中位值，它含有一个标准三线串行输入控制接口。

4结果仿真

通过xilinx13.4软件[5]将各模块连接，进行编译、各模块都能正常工作。分配引脚后，将配置文件下载到xc3s250e-5tq144型FPGA开发板中，系统运转正常，验证了整个系统设计的正确性，仿真。

5总结

本文介绍了一种激光探测自适应电路的设计，利用了FPGA资源丰富、灵活性高的优点，既可以作为一个简单的电压控制测试系统单独使用，也可以作为大系统的一个分支实现相应的电压控制测试功能。本方案已经在分立器件测试仪项目的高压测试板中使用，应用中表明该系统对不同环境适应速度快、高效稳定。该电路理论误差范围为19.5mV，如需要高精度的电路，只需要选择位数更高的AD转换芯片,基于FPGA设计的优点，该方案只要做简单的扩展，就可以实现很多应用方面的移植。

电路设计论文范文第6篇

1.1基本原理LVDS驱动线路可以有多种结构，常见的包括单电源模式、双电流电源和电压模式。单电流源模式需要较大的电阻，如果采用传输逻辑实现电压驱动，需要复杂的电路对电压进行修正。因此在设计中可以选择双电流源模式进行驱动。电路如图：双电流源模式的电阻需求较小，可以方便的提供恒定电流，相对稳定。双电流源模式，对PMOS管以及NMOS管进行分别设置，形成两个电流镜（M1、M2、M3、M4）。通过适当的调节可以保证电流输出稳定在3.5mA。M2和M4、R组成偏置电路产生偏置电流，然后通过电流镜映射到M1和M3端，为驱动电路提供电流。如果in1是高电平则M5、M8导通，M6、M7阻断。电流从M5通过，从out1输出，经过电阻控制后再从out2输入，进入M8后经过M3，形成一个回路。这样驱动电路输出端out1和out2上的电流相反，形成一个差分信号。

1.2电路模型构建和分析按照前面的分析，M2和M4提供偏置电流，如果要保证电流经过电阻R的电流与偏置电流一致，并控制其参数，根据电流镜的原理，只需要对M1的宽度进行调整，设置为M2的3.5倍。如果此时Ir=1则驱动电路工作电流为3.5mA。同时设定电阻R=200Ω，并确定M2和M4宽长比一致，设定二者漏极电流就可获得其相对应的电压。为了获得稳定的工作电流3.5mA，设计要求M1和M3的漏极电流为3.5mA。根据电流镜的工作原理，可以得到各个关键位置的基本参数。获得相关的M2和M4的比值。在电路输出后，为了保证反转时性能的稳定，M5-M8管应保持参数一致。所以计算其中一个即可获得其他的参数。在电流导通的时候M5是非饱和状态，因此在输出时LVDS的高电压为1.25V，同时电流源的电流为3.5mA，所以MOS开关启动的时候，漏流为3.5mA，而Vds则很小，为100mA。经过计算可以得到M5的宽长比。实际中往往取值较大，因为这样可以减少沟道电阻，加快电平的转换速度。通过仿真可以对LVDS的驱动器进行修正，最终获得各个MOS管的尺寸、电阻和电容等，提高电路的性能。

2LVDS接受设计

在设计中电路的核心部分是接受电路，电路图如下，in1和in2为LVDS输入信号，经过运算和放大后，经由反向器输出。按照电流镜的基本原理其中M3和M4的参数一致。此时Id3为主导，Id4随其发生改变，且二者相等。如果in1和in2相同，此时Id1=Id2；Id3=Id4.从而Id4=Id1=Id2，Iout为零。如果输入的差分信号为共模则电流为零。如果输入信号中in1大于in2则PMOS将发挥作用，此时电流只能从out端流出，而Iout大于零。相反则出现Iout小于零的情况，输入的LVDS信号直接会导致Iout的改变。按照差分放大器的各种性能要求，利用相关公式即可获得相关技术参数，各个点位的电压和电流，如图2中所示。

3结束语

按照上述分析，对电路进行仿真，从仿真结果来看，电路的设计达到了预期的要求。

电路设计论文范文第7篇

1．1设计思路

恒温电路设计的研究主要用于电力采集产品上，对电力采集产品来讲，安装在PT侧，需要耐受100℃的温度变化，却要求万分之五的精度。除需要从理论上进行最终的计算和分析外，还要考虑各种因素。如其中重要的一个因素高精度器件的温漂，器件稳定性、可靠性受温度变化的影响，是电子器件不可回避的问题。对于电力采集产品中高精度的AD采集模块，温漂的问题更为严重，要保证AD采集模块精度在允许的范围内，恒温电路的设计是很重要的。基于对电力采集产品应用环境的考虑，将高精度的AD采集模块放置在恒温盒中，同时配合加热电阻来稳定恒温盒温度的方法，来保证环境在－20℃～+75℃变化时，恒温盒内的温度变化在±1℃，使电力产品在万分之五的精度范围以内稳定工作。器件主要由分压电阻、热敏电阻、加热电阻、运放、三极管等组成，从设计上看电路设计简单、稳定性好。选择的运放是低价、高性能、低噪声的双运算放大器ne5532，热敏电阻选择低价，对温度反应灵敏的电阻。根据电路，为了保证恒温盒内的器件工作最佳状态，首先确定恒温盒内要保持的恒定温度，通过测试和计算，恒温盒的温度恒定在75℃为最佳，AD采集模块可以稳定的工作，电力产品可以达到万分之五的精度。当温度降低时，通过分压电阻电路、负反馈电路、恒流源控制电路，加热电阻电路使温度稳定在75℃。

1．2电路具体设计

具体分析如:当温度低于75℃时，由于热敏电阻(MF1是负温度系数的热敏电阻)的阻值变大，V0≠V1，V1＞V0，根据深度负反馈电路虚短、虚断的特点，R18上有电流，在经过负反馈电路放大，后级运算放大U2B同向输入端和反向输入端形成压差，输出电压放大，三级管基极电压大于发射极电压，三级管导通，有电流流过加热电阻，加热电阻加热，再通过三极管、运算放大U2B、电阻等组成的恒流控制源电路控制流过加热电阻电流，使恒温盒温度保持在75℃左右。在设计过程中，要理论计算配合仿真软件。下面是SaberSketch软件仿真结果，根据热敏电阻负温度系数特性，在仿真过程中给热敏电阻设定不同的参数值，从而达到模拟温度升高和温度降低环境的目的。

2应用

电力采集产品安装在PT侧，需要耐受100℃的温度变化，还要求精度在±0．05%以内。AD转换模块是电力采集产品的重要模块，对温度的变化更加敏感，AD转换模块采用ADS8329IRSARG4芯片，其采样精度16位，零位漂移0．4×10－6/℃，增益漂移0．75×10－6/℃，这款芯片具有高精度和高采样率的优点，但对温度变化敏感。AD转换模块在电路设计和器件选择上，尽量保证采样电压的精度并最大程度减小温漂。但还是要考虑温度在－25℃～+75℃变化时，AD模块精度漂移。温漂造成的输出变化必须通过恒温或者温度补偿来去除。由于温度补偿电路需要在芯片设计之初加入，而且无法做到完全补偿，因此，要得到稳定的输出，则必须稳定系统的工作温度，所以AD转换模块放在恒温盒里，在通过恒温控制电路保证温度的恒定。

3测试

恒温设计电路主要保证D采样模块所处的环境温度变化在±1℃，电力采集产品是三相电压，通过三路选通信号对模拟开关74LVC1G3157的控制使得三项交流(A、B、C)模拟信号能够经过滤波后进入到AD转换芯片中，实现模拟到数字的转换，在通过电力还原产品还原成模拟信号。如果环境温度在－25℃～+75℃变化时，电力采集产品和还原产品通过压降仪测试读出的三相电压的差值的幅值在0%～0．06%，相位在0('''')～3('''')之间变化，说明恒温硬件电路设计合理。

4结束语

本文应用一种低成本的热敏电阻，以及尽可能少的辅助元件，实现了用加热电阻加热稳定温度的方法。该电路结构简单、占用空间小，可以应用于高精度AD芯片模块等一系列电路的温度控制。

电路设计论文范文第8篇

对于守时系统而言首先要保证系统硬件部分具有良好的稳定性与可靠性，并且生存能力优秀。经由守时系统得到的标准时间可满足授时相关标准，同时我国守时系统需要与国际标准时间匹配结合，在开发过程中应当汲取国外授时系统的优缺点从而得到具备特色的自主守时系统。在系统计算过程中要保持时间尺度均匀并使其处于稳定态，同时使UTC可被精确控制。另外需要构建出专门性的性能测试平台，使对比试验可正常开展。总之，守时系统无论是在工业发展还是经济发展过程中均发挥了重要的作用，它也受愈来愈受到国家重视。

2守时电路设计分析

在本研究中借助GPS体系作为基本授时体系，因此需要在系统中置入GPS接收机。GPS接收机的功能主要体现于两方面，首先它可以对精确时间进行有效输出，另外得到相关的时间质量信息，同时可获取标准时间信号。通常情况下将GPS位置精度设置为10m，将时间精度设定为1us，而速度精度则设定为0.1m/s，更新频率为1HZ。另外热开机时间可设定为1s，暖开机时间为38s，冷开机时间为42s。工作电压按照实际要求进行匹配。

在系统中加入晶振（MV180），该晶振标准频率为10MHZ，稳定性低于1*10^-10，工作电压为12V，外部工作电压为0至5V，参考电压为5V，工作温度范围为-10至60℃，稳定性为±2*10^-10，老化率为±3*10^-8/y，预热时间精度低于±1*10^-8（25℃以下），预热阶段峰值电流消耗应低于700mA，静态电流消耗应低于250mA（25℃以下）。另外置入特定芯片使守时电路工作得到进一步优化，芯片选取DAC7512，该芯片电压需求较低且功耗较小，通常情况下采取施密特触发输入，可对缓冲电压进行数模转换并可对寄存器写操作进行有效控制。

芯片本身可对数据进行放大并进行缓冲，这样便可保证信号输出的质量，使其能够完整输出。由于该芯片可将输出端断开并断开缓冲放大器，将固定电阻接入其中使精度输出放大器可采取轨对轨的模式进行输出，利用串行接口使得作为通信接口连接，在工作过程中其时钟速率可达30MHz。为了使守时电路工作完善化可在整个守时系统中置入FPGA器件。植入该集成电路芯片可使得系统的灵活性大大增强，由于FPGA具备了高度集成化的特点，规模大、体积小，具有较低的功耗，且处理迅速，可进行反复编程，因此将其置入系统当中可有效控制系统功耗并降低系统应用成本。另外FPGA具备了逻辑单元与嵌入式储存器、乘法器以及高速手法器等，可提供多种协议保证其适用范围。在FPGA实际应用过程中开发软件先将硬件描述语言及原理图输入其中，再编译为数据流，并通过随机储存来确认设计电路的逻辑关系。当出现断电情况后随机储存将会消失，此时FPGA也就变成了白片，那么可结合随机储存器中的差异来得到不同的设计电路逻辑关系从而得到可编程特性。

3结语

在很多行业及领域当中守时系统发挥着重要的作用，上述研究基于单片机与FPGA组合对守时电路进行设计，并以GPS为时间源所得到的守时系统具有高精度、低功耗等特点，使得标准时钟的缺陷得到了有效弥补。

电路设计论文范文第9篇

在学生愿意主动来到课堂学习的前提下，吸引学生的学习兴趣更为重要。为了可以让学生兴趣盎然地参与到教学过程中来，教师在能讲述知识的前提下，还要能激发学生的学习动机，唤起学生的求知欲望。在这方面，教师可以结合实际应用，讲述一些射频集成电路在日常生活中的应用。比如，美国半导体产业协会（SIA）总裁兼执行长BrianToohey曾指出：“从物联网、智能汽车、智能家居等市场都可以看出，半导体普遍出现在每一种产品类型中，而且正变得无处不在。”仅仅在我们每天使用的智能手机中就包含RF收发器、功率放大器、天线开关模块、前端模块、双工器、滤波器及合成器等关键射频元件。而且有报告指出，2011年这些射频器件的市场规模为36亿美元，预计2011~2015年的年复合增长率为5.6%，到2016年主要的射频器件市场将达47亿美元。此外，目前应用比较广泛的WiFi及物联网都与射频集成电路有着密切的关系。这些切实应用由于与学生的生活以及将来的就业息息相关，因此，相关内容的讲述能够有效地激发学生的学习热情。

二、如何让学生成为课堂的主人

“以教师为中心”“以灌输为主要形式”的传统教学方式已经无法适应新时代的需求。如果教师仅根据教材对内容进行枯燥的讲解，无法抓住学生的注意力，学生很容易溜号，影响课堂教学质量。因此可以通过引进研究型教学模式、师生互动来活跃课堂气氛。所谓“研究型教学模式”即将教师由知识的传授者转变为学习的指导者，将学生由被动的学习转变为主动的学习。如何使学生成为课堂的主人，在教学实践中发现培养学生的问题意识是课堂教学的有效手段，教师可以通过创设开放的问题情景，引导学生进入主动探求知识的过程，使学生围绕某类主体调查搜索、加工、处理应用相关信息，回答或解决现实问题。比如，以射频技术在物联网中的应用为开放课题，学生通过查资料，分析整理，更深刻体会了射频技术在智能家居、交通物流、儿童防盗等方面的应用，使学生在学习过程中主动把“自我”融入到课程中，敢于承担责任，善于解决问题。

三、让学生走上讲台

学生是课堂的主人，因此，可以改变以往教师在讲台上讲、学生坐在下面听的传统教学模式。让学生走上讲台可以将传统的讲授方式转换为专题研讨的教学模式。教师可以提前布置专题内容，如射频器件模型、射频电路设计、射频技术发展、射频技术的应用及未来发展趋势等。有个专题内容作为核心，学生可以在老师的指导下通过检索资料，组织分析资料，最终走上讲台向老师和其他学生讲述相关的内容。通过几年的实践，发现这样可以增加学生学习的主动性和自觉性、同时也能使学生对相关的问题发表各自的观点，形成对问题各抒己见、取长补短的研讨学习方式，大大拓宽学生的知识面以及综合表述能力。

四、通过实践教学加深理解理论教学内容

理论教学是掌握一门技术的基础，但实践教学也是必不可少的。学生在掌握一定的基础理论的同时，须要通过设计实践来强化巩固。实践教学的引入，不仅能够加深学生对理论知识的深入理解，洞悉细节，提高学生的动手能力，还可以培养学生创新思维及科研能力。因此，教师可以通过设置几个开放的课程设计内容来让学生主动研究探索。在本课程的教学中，本人已经有计划地进行了实践教学活动，例如，在实践教学中，曾经给学生布置了“用于GPS的低噪放电路设计”的实践设计。在该设计过程中，学生须要深入理解多方面知识，比如明确GPS的频段、确定低噪放的电路结构，并有效评估电路性能等。为了课程设计的顺利进行，学生须要进行查阅分析资料、软件安装、软件学习、电路设计、课程论文撰写等几个环节的分析设计工作，并最终在实践中系统深刻地理解掌握课程的理论内容，为以后的工作及深造打下坚实的基础。

五、鼓励学生参与科研项目

《CMOS射频集成电路设计》已经属于高年级的本科课程，学生已经具备了数字、模拟、数模混合、射频集成电路设计方面的内容，完全可以参与到老师的项目中去，做到学以致用。同时，也鼓励学生对课程感兴趣的内容进行提炼成一个具体的科研观点，积极参加各种创新项目的申请。这将对培养学生的创新思想、科研能力有很大的帮助。以上是本人在几年的《CMOS射频集成电路设计》课程的教学实践中的一些体会。在教学过程中，我逐渐探索和完善教学方法，始终遵循教师是学习的指导者、学生是课堂的主体等几条原则，取得了较好的效果。

电路设计论文范文第10篇

同步扰码的实质是让输入比特与随机数产生器所产生的一位随机比特进行异或来产生扰码的输出比特，其原理如图1所示。JESD204B协议规定的扰码方式需采用自同步扰码方式，自同步的扰码与解扰电路结构如图2所示。可见，对于自同步串行扰码，每次扰码输出都是由移位寄存器第13位和第14位比特进行异或，得到的结果再与输入比特值进行异或而得到的。由于传输层数据成帧之后，往往是以8位或16位数据进行并行传输的，所以必须在串行扰码的基础上，设计8位并行或16位并行的扰码与解扰电路。下面将在串行扰码表达式的基础上推导并行扰码的逻辑表达式。串行扰码每次只处理一个比特。在每个时钟周期，移位寄存器只移一位［3］。对于串行扰码，假设此刻输入比特是bn，输出比特是an，则移位寄存器s0中存储的比特是an－1，依此类推移位寄存器s14中存储的比特是an－15，因此an=bn+an－14+an－15。则下一个时刻的输入比特是bn+1，输出比特是an+1，此时移位寄存器s14中存储的比特是an－14，因此an+1=bn+1+an－13+an－14。由上面两组公式可以看出，只要保证扰码器和解扰器中对应的各个移位寄存器中的值相同即可，即扰码器的移位寄存器状态与解扰器的移位寄存器状态必须达到同步。由于协议中并没有规定移位寄存器的初始值，所以要解决解扰器输出与移位寄存器初始状态值有关的问题。为了不让解扰电路的输出与初始状态值有关，便于收发两端的同步，下面给出一种改进的并行扰码与解扰电路结构。

2改进的并行扰码与解扰电路

前面已经提到，协议规定的扰码与解扰模块位于数据传输层和数据链路层之间，在传输层数据成帧的过程中，发射器为了与接收器之间达到同步会在用户数据前发送编码数据同步序列和初始通道校准序列，协议要求在这两种序列发送的过程中是不能进行扰码的，在此过程中扰码器和解扰器处于非工作状态。另一方面，在用户数据到达后，扰码器和解扰器要开始工作，如果此时扰码器与解扰器中移位寄存器的初始状态值不同，会导致接收端不能正确恢复用户数据前两个字节值［4］。为了避免前两个字节值的丢失，在扰码器与解扰器的移位寄存器同步之前，用户数据前两个字节可以在无扰码操作的情况下传输，两个字节之后，扰码器与解扰器移位寄存器的状态就会由用户数据的前两个字节所确定，这时能够保证达到同步状态。基于以上考虑，提出一种带使能信号的改进扰码与解扰电路结构［4］，如图3所示。此时扰码器和解扰器都加入了一个使能控制信号。当en信号为低电平时，输入不经扰码直接输出;同理在接收端也不用解扰。两个字节之后，扰码器和解扰器移位寄存器中的状态都是由输入决定的确定值，此时可将en信号电平拉高，进行正常的扰码与解扰操作。

3仿真结果

用MODELSIM软件对设计的并行扰码和解扰电路进行了功能仿真。把扰码电路和解扰电路串联起来进行了仿真，仿真结果如图4和图5所示。由仿真结果看出，无论是8位并行扰码还是16位并行扰码，前两个字节都没有被扰码，当然也没有被解扰，此时扰码器的输出和解扰器的输出是相同的。从第3个字节开始，扰码器和解扰器就进行了正常的扰码与解扰。这样的输出结果正是协议的规范和要求。而解扰器的输出与扰码器的输入是完全相同的，从而证明了电路扰码和解扰功能的正确性。用DesignCompiler软件对设计进行综合，得到电路在面积、动态功耗、弛豫时间等方面的结果，如表1所示。由以上综合结果可以看出，该电路功耗很低，至少可以运行于较高频率，满足协议对加扰电路的速度要求。

4总结

根据JESD204B协议详细分析了串、并行扰码与解扰原理。针对解扰电路的输出与移位寄存器的初始状态值有关，提出了一种带使能信号的改进的扰码与解扰电路设计，并进行了Verilog实现。MODELSIM仿真和DesignCompiler综合表明了电路功能的正确性，电路性能指标也达到了协议要求。本文对JESD204B协议中的扰码和解扰电路设计有一定参考作用。