基于SOPC技术的数字图像处理设计

摘 要本课题研究的内容是在现场可编程逻辑器件（FPGA）平台中，基于32位软核处理器 NIOS II，通过CMOS摄像头采集数据，呈现在VGA显示终端上实现图像实时采集、显示、变换、拍照存储等功能。利用FPGA的高速数据处理能力，对拍照的图片实时的采集、处理、变换；NIOS II作为微控制器，对于采集的数据以bmp格式保存到具有FAT32文件系统的SD卡上。本设计中NIOS II软核处理器是以软核的形式嵌入到FPGA中，实现了SOPC技术（片上可编程系统），在单片FPGA上实现了整个硬件算法和微控制器的控制过程。

【关键词】SOPC技术 数字图像处理

本课题是MCU与FPGA的有效的结合。本系统的是在一片FPGA芯片上，集成了软核NIOS II微控制器模块，集成了高速数据采集显示模块，高速的图像处理模块，是一个不折不扣的片上可编程系统（SOPC）。利用FPGA的高速数据处理能力来处理摄像头数据采集、图像的变换，利用嵌入式MCU（即软核NIOS II）实现整个系统的控制以及外设的驱动，充分发挥各自的优势。

1 总体方案设计

系统的总体框图如图1所示。

在Altera公司的FPGA芯片中嵌入NIOS II软核，作为系统的控制中枢。NIOS II是著名半导体厂商Altera公司设计的以硬件描述语言HDL形式提供的32位微处理器IP核，可以自由定制内核、外设控制器，可以和HDL语言编写的数字模块一起，烧录在一片FPGA芯片上，实现片上系统（SoC）。摄像头信号的采集、图像的分析处理直接通过VerilogHDL编写的硬件模块实现，充分利用了FPGA芯片高速的并行处理能力。

2 系统的设计

2.1 NIOS II CPU模块设计

NIOS II CPU模块是在Quartus II中利用SOPC Builder设计工具来设计，主要是添加了NIOS II软核处理器的内核，数据读取IP核以及一些外设控制器。

2.2 CMOS摄像头捕获模块设计

CMOS摄像头捕获模块是通过VerilogHDL语言编写，主要完成行、场同步以及水平和垂直的计数。模块的输入接口是对应的摄像头的硬件接口，输出接口是对应到图像变换模块的输入接口。因为本设计中，CMOS的图像数据是要经过变换之后，才存储到SDRAM之中的，也是本设计的一大亮点。

2.3 图像变换模块

由于时间限制和项目规划，本项目只设计了灰度变换和去色变换，执行效果明显，变换后的图像实时显示在VGA显示器上，没有任何延迟和卡顿。此模块的适当开发，有助于提升项目的应用价值和扩展功能。iswitch端口为变换模式切换信号，可以实时改变变换的模式。

2.4 四端口SDRAM控制器模块

本模块设计了2个数据写入端和2个数据读取端，采用VerilogHDL语言编写，实现的功能是将外部SDRAM作为硬件FIFO存储数据。

2.5 NIOS II控制部分软件设计

NIOS II作为32位CPU内核，在本设计中是控制整个系统运行的核心部分。软件设计是在NIOS II Software Build Tools for Eclipse中设计完成的

3 系统的实物图和功能测试

如图2所示。

4 总结

FPGA平台下，SOPC的设计方法在推广上，还有不少的难度，还有不少的工作要做。希望我们的工作仅仅是一个开端，起到抛砖引玉的作用，希望有越来越多的好的设计出现。

参考文献

[1]郝建国，倪德克，郑燕.基于NIOSII内核的FPGA电路系统设计[M].北京：电子工业出版社， 2010.

[2]夏宇闻.Verilog数字系统设计教程（第2版）[M].北京：北京航空航天大学出版社，2008（6）.

[3]潘宗树.基于NIOSII的SOPC系统设计与研究[D].武汉科技大学，2007.

作者简介

李宝平（1984-），男，安徽省芜湖市人。现为南京航空航天大学金城学院讲师，主要从事SOCP嵌入式系统研究。

作者单位

南京航空航天大学金城学院 江苏省南京市 211100