基于AERL的低功耗绝热JK触发器的研究

【摘要】提出了一种低功耗的绝热JK触发器电路。在绝热AERL（Approved Energy Recovery Logic）反相器电路的基础上，提出了AERL反相器级联及AERL JK触发器的实现方法。在0.5微米 PTM工艺下用Spice工具对提出的电路进行了模拟仿真。结果显示与传统的CMOS JK触发器和ECRL JK触发器相比，AERL JK触发器具有更低的功耗。

【关键词】低功耗;JK触发器;AERL反相器

Abstract：A low power adiabatic JK flip-flop is designed.Based on the adiabatic AERL inverter，the AERL inverter cascade circuit and the AERL JK flip-flop are realized.The characteristics of the AERL JK flip-flop are simulated using 0.5 micrometer PTM models in Spice tools.The simulation results show that the power consumption of AERL JK flip-flop is lower than ECRL and CMOS JK flip-flops.

Keywords：low power;JK flip-flop;AERL inverter

1.引言

现今，半导体技术已经进入了深亚微米时代，单个芯片上的集成晶体管的数量也越来越多，随着电路特征尺寸的不断增大，电路的功耗也随之增加，如何更加有效地降低电路的功耗已经成为一个迫切需要解决的问题。从电路的角度考虑，典型的降低电路功耗的方法是减小器件尺寸、互连线的优化、栅极时钟、多电源技术和动态控制供电电源等[1]。

低功耗设计的一个直接的推动因素是先进的便携式电子设备等的迅速膨胀。在集成电路的发展过程中，人们发现传统的低功耗技术已经不能很好地满足生活的需要，于是研究发明了新的低功耗设计技术---能量回收电路或绝热电路。它是利用交变电压作为供电电压来降低电路的能耗。Yoon Moon等人在1996年提出了ECRL型能量回收电路[2]，它利用交叉耦合的PMOS晶体管来存储能量，但由于该电路的输出低电平不为零，于是在ECRL电路的基础上提出了一种改进的电路结构---AERL电路[3]，它利用NMOS传输门来实现基本的逻辑功能，利用自举电路来对输出节点进行充放电。

触发器是数字集成电路中的一类应用十分广泛的单元电路，其中JK触发器的功能齐全、操作灵活，在集成电路的设计中占据着很重要的作用，因此降低JK触发器的功耗也是一个重要的研究方向。本文在AERL反相器的基础上，提出了一种实现JK触发器的设计方案。在0.5微米 PTM工艺下[4]，利用Spice软件对该电路进行了模拟仿真，并将其功耗与ECRL JK触发器及传统的CMOS JK触发器进行了对比。研究结果表明，在相同的工作条件下，AERL JK触发器的功耗被大大的降低了。

图1 AERL反相器的电路结构

图2 AERL反相器的时钟信号

2.AERL单元的分析与仿真

2.1 AERL基本反相器

AERL基本反相器的电路结构如图1所示。该电路包含两项不相重叠的时钟，其时钟结构如图2所示。在时钟clock1工作期间，clock2为零，此时电路进行数据采样工作;在时钟clock2工作期间，clock1为零，电路完成数据的传输工作。

以in为高、inb为低为例对AERL反相器电路进行分析。在图1中，当in为1，inb为0时，N1导通，N2截止，节点B1的电位被拉低到零电平。在时钟信号的T1及T2时间段内，随着clock1的上升，P2开始导通，B2的电位随着clock1的上升而上升，并可以上升到时钟信号的高电平Vdd。在这个过程中N3、N4也导通，由于NMOS传输门的作用，节点A1的电位为零电平，节点A2的电位为Vdd-Vtn（Vtn为NMOS管的阈值电压），有一个阈值电压的损失。在时钟信号的T3时间段内，P2保持导通，B2电压被回收至电源电压clock1;此时N3、N4截止，A1、A2保持之前的电平值。在T4-T6时间段内N6导通，由于MOS管栅源电容的自举作用，使得输出电压outb跟随clcok2变化而变化，并可以上升到高电平Vdd。节点out处的电压保持为零电平。

由上述的工作原理分析可知，在clock1上升和下降的过程中，当时（为PMOS管的阈值电压），P2截止，此时存在非绝热损失，其表达式都为：

其中为节点B2（或B1）处的等效电容。另外，在clock1的下降过程中，由于节点A2（或A1）的电压不能被回收至clock1，因此A2（或A1）处的非绝热损失为：

其中为节点A2（或A1）处的等效电容。在clock2工作期间，由于M6（或M5）的自举作用，outb（或out）的电压跟随clock2的变化而变化，不存在非绝热损失。

在0.5微米PTM工艺下，对AERL反相器进行Spice模拟得到其仿真波形如图3所示。由图可知，AERL电路有效地解决了ECRL电路中输出电压不为零的问题，且可以正确的实现反相器的逻辑功能。

2.2 AERL 反相器的级联

由于AERL基本电路只需要两项不相重叠的时钟，因此AERL反相器的级联电路也比ECRL反相器的级联电路简单，如图4所示，其时钟信号的波形与AERL反相器相同。

由图4可知，当第一级反相器在采样阶段时（clock1作用期间），第二级反相器电路处于数据传输阶段;相反，当第一级处于数据传输阶段时（clock2作用期间），第二级处于采样阶段。在0.5微米PTM工艺下，对AERL反相器的级联电路进行Spice模拟得到其仿真波形如图5所示。

由图5可知，在clcok1变化时，第一级采样，第二级传输，由于此时第一级还没有进行数据传输工作，因此此时第二级传输的数据是不真实的。在clock2变化时，第一级数据传输并把数据送入第二级的输入端，第二级处于采样模式，可知此时第二级的输出数据仍然是不真实的。当clock1进行下一个周期的变化时，输出信号才真实有效。

图3 AERL反相器仿真波形

图4 AERL反相器的级联

3.AERL JK触发器和功耗分析

3.1 AERL JK触发器的电路结构

在AERL反相器的基础上提出了AERL JK触发器电路，如图6所示。传统的CMOS JK触发器的特征方程为：，需要注意的是在绝热JK触发器中，置0态和置1态与CMOS JK触发器的结果相同，而保持态和翻转状态与CMOS电路的稍有区别。以图6为例，JK触发器在保持态和翻转态时，Q保持和翻转的分别是Q1的状态。

在0.5微米PTM工艺下，对AERL JK触发器电路进行Spice模拟得到其仿真波形如图7所示。由图可知，起始的状态中存在Q和Qb同时变化的情况，这是AERL反相器的级联电路中分析过的不真实的出状态。由于JK触发器中具有循环信号结构，因此起始的两个clock1时钟周期内的输出状态都是不确定的，两个时钟周期之后电路实现了JK触发器的正确功能。

3.2 JK触发器的功耗分析

在时钟频率为8.3MHz（周期为120nS），高电平Vdd为3V，0.5微米PTM工艺下，当负载电容为1pF时，分别对传统CMOS JK触发器、ECRL JK触发器和AERL JK触发器进行了分析比较，其结果如表1所示。由模拟结果可知，AERL JK触发器的功耗约是ECRL JK触发器的54%，是传统CMOS JK触发器的46%，达到了降低电路功耗的目的。

表1 一个时钟周期内各JK触发器的功耗比较

负载电容 CMOS JK触发器 ECRL JK触发器 AERL JK触发器

1pF 5.9435pJ 5.0233pJ 2.7627pJ

4.结论

本文在AERL基本反相器的基础上对分别对AERL反相器级联电路和 AERL JK触发器电路进行了深入的分析与仿真。由于电路采用两相不相重叠的时钟，且电路的工作过程分为采样和传输两个阶段，因此AERL电路在级联时会存在输出不真实的情况。用0.5微米PTM工艺和Spice软件分别对CMOS、ECRL和AERL的 JK触发器电路进行了仿真分析，结果表明AERL JK触发器的功耗约为ECRL JK触发器的54%，约为CMOS JK触发器的46%，达到了低功耗的目的。

参考文献

[1]B.C Paul，A.Agarwal，and K.Roy.Low-power design techniques for scaled technologies[J].Integration，the VLSI Journal，2006，39（2）：64-89.

[2]Yong Moon and Deog-Kyoon Jeong.An efficient charge recovery logic circuit[J].IEEE journal of solid-state circuits，1996，31（4）：514-522.

[3]Jianying Shi，Huiya Li，and Yanbin Xu.Design of the approved low power energy recovery logic circuit[C].Advanced materials research，2013，662：851-855.

[4]Predictive Technology Model（PTM），http：//www.eas.asu.edu/ptm.

基金项目：保定市科技局科技公关计划（13ZG025）。

作者简介：师建英（1979―），女，河北邯郸人，硕士，讲师，主要从事集成电路设计与实验教学的研究。