高速数字电路中信号完整性分析及仿真

【摘 要】针对高速数字电路中普遍存在信号完整性问题的现状，对信号完整性问题中的过孔地弹噪声进行了分析和仿真，提出了减少地弹噪声的方法。首先从理论上介绍并分析信号完整性在高速数字电路设计中的重要性，接着分析了过孔地弹噪声破坏信号完整性的原因，最后结合实际电路，使用SPEED2000仿真软件分别对地弹噪声进行仿真，通过对仿真结果的分析，验证了该方法的有效性。该分析和仿真的方法对信号完整性问题的研究有一定的借鉴和指导作用。

【关键词】信号完整性；地弹噪声；高速数字电路

1.引言

在集成电路设计、高速封装技术和电路制造技术高速发展的今天，主流集成电路工艺尺寸已经达到40纳米级，系统时钟频率进入1GHz以上的高速设计领域。同时，电子设计工程师们正在从事的主流电路设计也已经全面达到100MHz以上，有的甚至超过500MHz[1]。高速数字电路的时钟频率不断提高，信号的边沿越来越陡峭，电路的集成度越来越高，必将使电路表现出与低速设计截然不同的行为，即信号完整性（Signal Integrity， SI）问题。信号完整性问题是影响高速数字电路可靠性的一个关键因素，已经成为当今电子设计领域的一个重要瓶颈[2]。

高速数字电路整个系统设计完成后，很难诊断和解决系统中出现的信号完整性问题。因此在高速数字电路系统设计中进行信号完整性分析不仅能够有效地提高产品的性能，而且可以缩短产品开发周期，降低开发成本。在数字系统向高速、高密度方向发展的情况下，掌握这一利器是十分必要的。

本文分析了高速数字电路中产生信号完整性问题的原因，介绍了一些比较常见的信号完整性问题，对电源/地系统中的地弹噪声进行了详细地仿真。最后提出了解决或减少地弹噪声的方法。

2.信号完整性概述

信号完整性是指信号在电路中以正确的时序和电压做出响应的能力，也指在信号线上的信号质量[3]。信号完整性问题会使系统的噪声安全系数下降，接收端收到的信号低于高电平参考线或者高于低电平参考线，从而导致系统产生错误转换。许多从逻辑角度看来是正确的设计，由于系统内部产生的噪声带来的电压波动很有可能扰乱正常数字逻辑信号而导致系统功能失效。而且，在高速数字系统中电路的工作电压呈不断降低的趋势下，一个不大的噪声干扰对系统产生的影响是越来越大的。

（1）正常信号 （2）噪声信号 （3）失真信号

图1 噪声对数字信号的影响

在图1中，当正常信号（1）被噪声信号（2）干扰时，就会产生失真信号。图1（3）中左边圈住的区域，由于噪声的干扰使原来处于高电平区的信号突变到了低电平区，逻辑电平由1变为0，右边圈住的区域与左边的正相反。这种情况就是出现了信号完整性问题。

高速数字电路的信号完整性问题主要包括信号的反射、串扰、地弹和时序错误等。

2.1 反射

产生反射的根本原因是信号传输路径上的阻抗不连续。信号在传输线上传播，如果传输线的瞬态阻抗发生变化，导致传输线的特性阻抗与信号的源端阻抗或负载阻抗不匹配，一部分信号会发生发射，另一部分信号发生失真并沿原路径继续传播下去[4]。反射造成的失真会使信号质量下降，形成上、下冲和振铃，造成逻辑电平的误判和器件的误触发。

2.2 串扰

信号在传输过程中会形成变化的电场和磁场，如果相邻传输线之间距离太近，相应的电磁场之间就会发生电磁感应，产生感应电压和感应电流，从而影响传输线的质量，这种现象称为传输线的串扰[5]。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式都对串扰的产生有一定的影响，过大的串扰可能引起电路的误触发，导致系统无法正常工作。

2.3 地弹

（1）理想电压信号 （2）实际电压信号

图2 理想信号与实际信号

在PCB板中，电源/地和过孔形成了电源分布系统。在电源/地系统中由于寄生参数的影响而产生的信号干扰噪声称为电源/地噪声。

当PCB板上的大量器件（核心逻辑，输出驱动等）同步进行切换时，由于电源线和地线上存在阻抗，会产生同步切换噪声（Simultaneous Switch Noise，SSN）。与此同时，由于芯片封装电感的存在，在电路同步切换过程中形成的大电流涌动会引起地平面的反弹噪声（简称为地弹），这样在真正的地平面（0 V）上就会产生电压的波动和变化，这个噪声会影响其他元器件的动作[6]，如图2所示。

地弹是电源/地噪声中的一种，也是本文论述的重点，后面将作详细介绍。

2.4 时序错误

电路中只能按照规定的时序接收数据，过长的信号延迟可能导致时序错误和功能的混乱，在低速的系统中不会有问题，但是在高速数字系统中，信号上升/下降沿变得陡峭，时钟速率提高，信号在器件之间的传输时间以及同步时间就会缩短[7]。系统所能允许的时延越来越短。由于传输线上的等效电容和电感都会对信号的数字切换产生延迟，从而引起系统时序错误，使得信号不能满足接收器件正确接收所需要的时序，从而导致接收错误。

除了上述信号完整性问题，一些电磁兼容问题和电磁干扰问题也会导致信号波形失真。

3.过孔的地弹噪声分析及仿真

PCB板上的过孔用于连接PCB板不同走线层，即把元件和走线连接起来。过孔由金属柱、焊盘和反焊盘组成。过孔在多层PCB板中是必不可少的，因此对过孔的地弹噪声进行分析和仿真，在高速数字电路的信号完整性设计中起着举足轻重的作用。

因布线的要求，有时信号线网需被放在不同层，并用过孔将它们连接起来。当信号线网从一层经过孔穿到另一层时，它的参考平面变化了，过孔可能会造成回流路径不连续的问题。

3.1 过孔的地弹噪声分析

过孔本身存在着对地平面的寄生电容，过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。对于一段50Ω的传输线来说，由这部分电容引起的上升时间变化量为：

（1）

从数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，将使信号上升沿发生严重的变化。

同样，过孔对地平面也存在着寄生电感，在高速数字电路中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的作用，减弱整个电源系统的滤波效果，从而产生地弹噪声。

3.2 过孔的地弹噪声仿真

仿真板选用8in×2in，4层结构的印刷电路板，包括顶层和底层的两个信号层，中间的电源和地平面层，如图3所示。两个线网（trace a， trace b）通过过孔Via2相连。电流源的源电阻为Rs，通过Via1连接到电源层，并与trace a相连。终端电阻R连接在trace b和Via3之间，并通过Via3连接到地层。过孔内径6mil，焊盘直径10mil，反焊盘直径14mil。

电流源Is和Rs用来表示50mA的驱动。波形参数：上升时间为100ps，脉宽为300ps，下降时间为100ps。

图3 横截面示意图

加入信号源，采用二维分布的RLC电路网络对电源/地进行建模。使用SPEED2000对上述电路板进行仿真，得到电源/地平面之间产生地弹的动态3D仿真图，图4是从中截取的两幅瞬时图。

（1）t=0 ns （2）t=1 ns

图4 过孔地弹噪声仿真图

由此可见，多层板之间引入过孔严重影响了电源/地分配网络电压的稳定性，当信号从过孔经过时，地弹现象随之发生，信号的完整性就无法得到保证。

为了达到降低或者消除地弹噪声的目的，我们首先要找到产生噪声最大的区域，利用SPEED2000得到每个小区域最大瞬时噪声值的集合，在噪声分布图中，黑蓝色代表噪声最 小的区域，随后是绿色、黄色，噪声最大的地方被标记为深红色。这样就可以很容易地找到噪声最大的区域。

以上噪声的仿真结束后，进行仿真后的处理——傅利叶变换求出阻抗曲线。为此，我们在驱动端设置采样点进行时域仿真，以观察该点在整个仿真过程中噪声的动态变化。在求阻抗频率响应时，SPEED2000与其他的仿真软件不同，是先求出电压频率响应和电流频率响应之后，用SPEED2000自带的波形计算器将两波形相除得到。图5是所得到的阻抗曲线。

图5 驱动端阻抗的频域图

至此，我们就对一个过孔模型中存在的地弹现象进行了全面的仿真，为噪声消除提供了非常有利的参考数据。

（1）过孔未加电容 （2）过孔周围添加电容

图6 源端和远端波形对比图

过孔对地的寄生电感以及过孔之间的耦合是造成地弹现象的根本原因，过孔使得经过它的信号产生严重畸变。在过孔周围添加去耦电容可以有效的减小地弹噪声，使得波动信号峰值减小至原来的20%左右。图6是对过孔周围添加去耦电容前后的波形仿真图。分析两种情况下源端和远端的波形可以看出，在过孔周围添加去耦电容可以有效的减小地弹噪声，提高信号质量。

4.结束语

信号完整性问题是高速数字电路系统设计中的主要问题之一，由此产生的噪声会严重降低信号的质量，甚至影响整个系统的性能。在电路设计过程中优化芯片的布局、添加必要的去耦电容、选择合适的信号线间距可不同程度地降低噪声对电路的影响。本文对电源/地噪声中的过孔地弹噪声进行了分析和仿真，并提出了减小地弹噪声的方法。在对过孔地弹噪声的分析和仿真中，增加了仿真后续处理，采用傅里叶变换求出过孔的阻抗曲线，根据阻抗曲线，便于选择合适的去耦电容。

在实际的高速数字电路设计中，必须综合考虑信号的反射、串扰、地弹、电磁兼容等一系列信号完整性问题，利用仿真工具合理进行电路建模仿真，找出具体的信号完整性问题，进而改进电路设计，解决这一系列信号完整性问题，才能从根本上提高整个系统的性能。

参考文献：

[1]倪涛. 高速数字电路信号完整性分析与仿真[D].西安电子科技大学，2010：1.

[2]Bogatin.E.信号完整性分析[M].北京：电子工业出版社，2007：2-3.

[3]Bogatin.E.Signal Integrity： Simplified[M].北京：电子工业出版社.2007：20.

[4]莫建强. 高速数字电路中信号完整性分析[J].电子测试. 2011，9：6.

[5]尤旭. 高速数字电路的信号完整性分析及仿真[J]. 科技创新导报，2010，27：51.

[6]苏海冰. 高速数字电路的信号完整性与电磁兼容性设计[J]. 单片机与嵌入式系统应用， 2010，5： 14-15.

[7]董小军. 高速数字电路信号完整性问题分析与解决方案[J]. 中国测试， 2010，2：19.

作者简介：

甘成愿（1973-），男（汉族），广东省茂名市人，硕士研究生，中南空管局技术保障中心，工程师。