一种实现单片机工作在低功耗模式下的事件寄存器电路设计

【摘要】基于微处理器的单片机广泛应用于各行各业，其低功耗模式一般采用间歇工作方式，通过外部事件产生中断信号，使处于休眠或掉电状态的处理器进入运行状态，为节省处理器的中断资源，简化单片机软硬件开发，设计一种由D型触发器组成的事件（中断信号）寄存器电路，将事件（中断信号）储存后供处理器读取。文中给出了事件寄存器电路设计，电路的PROTEUS仿真结果表明其与设计目标一致，该电路在基于PC104等处理器的低功耗系统中已得到应用。

【关键词】单片机；D型触发器；事件寄存器；仿真

Abstract：Single chip microcomputer based on microprocessor is widely used in all walks of life，It is generally in the intermittent working mode for the low power consumption，An interrupt signal is generated by an external event，will be dormant or power-down state of the processor into operation state，In order to save processor interrupt resource，simplify the data acquisition hardware and software development，Design of an event by D Flip-Flop consisting of（interrupt）register circuit，the event after storage for the processor to read.The event register circuit design are given in this paper，PROTEUS circuit simulation results are consistent with the design goals，The circuit has been successfully applied to low power system based on PC104 processor etc.

Keywords：Single Chip Microcomputer；D Flip-Flop；event register；simulation

1.引言

自微处理器面世以来，各种基于微处理器的单片机应运而生，随着科技的发展，国内单片机得到更深更广的开发与应用，同时单片机被要求有更多的硬件资源，更强的数据处理能力，更短的开发周期，更好的后期软件升级维护，其处理器经历了从MCS48，51系类单片机到自带操作系统的单片机、嵌入式处理器阶段，工作功耗也从10mA级到几百mA甚至A级@5vdc。单片机常用低功耗设计方法是在软硬件资源符合应用系统的需求前提下，选择低功耗的MCU；同种类型的MCU，选择用电电压较低的；尽量关闭MCU内部不用的资源，尽量使用MOS电路的器件，在不影响存取速率允许下，选择FLASH器件，在它不工作的时候处在掉电状态。为进一步降低单片机的功耗，可以使之在空闲时进入休眠或掉电状态，用外部事件（中断信号）使处理器进入运行状态。但处理器本身中断引脚有限，经常存在多个外部中断源共享一条中断线的情况，由于各个中断源产生的事件彼此独立，必须采用软件或硬件方法对中断源优先权排列和多级中断嵌套等问题进行管理[1]。导致软硬件设计复杂，设备可靠性降低，本文设计一个事件寄存器电路，将各种中断源作为事件储存，处理器用数据总线直接查询事件并对相应的事件进行处理，处理完成后进入休眠或掉电状态，节约处理器的中断资源，简化单片机软硬件开发。

2.D型触发器

寄存器是由具有存储功能的触发器组合起来构成的，一个触发器可以储存一位二进制代码，触发器根据逻辑功能不同，可分为RS、JK、D、T、T’几种，为提高电路稳定性，希望触发器的次态仅取决于CLK的上升沿（或下降沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关，所以选择常用的正边沿触发器——D型触发器；按器件的工艺和电传导性来分[2]，有TTL，PMOS，NMOS，CMOS等，其中TTL和COMS最为常用，COMS集成电路因低功耗，工作电压宽，抗干扰能力强，输入阻抗高，所以选择满足单片机的事件（中断源）触发频率的CMOS器件，综上选用高速COMS器件74HC74作为寄存器的基本结构，74HC74是双上升沿D触发器[3]，输入输出逻辑如表1所示。

将D与S相连后与VCC连接，如图1：事件寄存电路图，图1中的初始状态Q在CLK上升沿时，与D状态一样，即为5V（H），仅当CLR为L时，Q为L状态，所以CLK上升沿的状态在CLR不为L时，一直是高电平，将事件（中断）信号转换成上升沿脉冲输入到CLK端，Q输出信号为1（H），电路实现了事件脉冲信号锁存的功能，在处理器处理完事件后，对CLR发低电平，事件信号清零，等待下一个事件的触发，如仿真图2所示，电路输入输出波形。

3.事件寄存器电路设计

处理器大多数情况在休眠状态，且所有信号不可能一到便即刻处理，因此需引入缓冲电路用来暂存数据，等待正确时序进行处理，缓冲电路包括寄存器与锁存器两种结构，从寄存数据的角度来看，两者功能是相同的，它们的区别在于寄存器是同步时钟控制，而锁存器是电平信号控制.可见，寄存器和锁存器的应用场合，取决于控制方式以及控制信号数据之间的时间关系[4]，选用CMOS同相三态缓冲器/线驱动器74HC244构成三态数据缓冲器，增强驱动能力，避免处理器数据口烧坏，把单片机的事件编成测试、通信、时钟、人工等事件编成EVENT1，EVENT2，EVENT3，EVENT4等，事件寄存器电路如图3所示。

电路工作过程：处理器开始处于休眠或掉电状态，事件寄存器处于守候状态，当有事件触发时，激活处理器启动，同时事件寄存器将事件暂存等候处理器处理，处理器启动完成后，接管整个采集系统，通过三态驱动数据口读取事件编码后去处理相应事件，处理完成后，清除事件寄存器，进入休眠或掉电状态，等待下一个事件。

4.仿真验证结果与事件流程分析

图3中的4路事件寄存电路相同，所以对事件EVENT1的电路进行PROTEUS仿真，就可以表明其它3路的运行情况，选用模拟事件的频率为15HZ的方波（A），CLR频率为10HZ的方波（B），选通信号OE频率为5HZ的方波（C），其频率远高于实际事件发生的频度，所以仿真结果可以确定电路是否可行，仿真输入输出的波形如图4所示。

图4中的模拟的事件波形为A，D型触发器的清零端为B，三态驱动器的选通信号的波形为C，D为输出波形。A的上升沿表示有事件触发，只有当B为高电平保持，C低电平选通，才会形成有效的事件电平D，与设计目标一致。由于采集事件的发生存在偶然性，事件的发生可能存在：1）处理器处在休眠或掉电状态；2）处理器在启动状态；3）处理器正常工作状态。在1）2）状态下B、C的信号不发生变化，事件状态不变，无影响；第三种状态时，只需处理器在清除事件前查询一遍有无事件即可。

5.结束语

本文将事件（中断信号）用D型触发器电路来储存，已成功应用在基于PC104处理器的单片机中，低功耗单片机的开发，间歇工作方式一直是设计的基本方法，应根据处理器的实际，采用合适的触发数字电路，在节省处理器的中断资源的同时可追溯中断来源，降低单片机的整体软硬件设计难度。

参考文献

[1]侯卫民，张骋，陈丹平，蔡惠智.基于周期性中断源的多串口管理[J].测控技术，2007（10）.

[2]苏长赞.CMOS集成D触发器的原理与应用[J].仪器与未来，1990（6）.

[3]74HC74 Semiconductor Components Industries，LLC， 2007 February，2007-Rev.0.

[4]裴茹霞，咸立民，沈绪榜.一种改进的三态传输门寄存器的设计与实现[J].微电子学与计算机，2009（5）.

作者简介：朱华明（1970—），男，工程师，主要研究方向：水利水电自动化。