理解、测量和优化时钟分发的附加抖动性能

在高速通信应用中，系统设计人员需要在平衡性能和成本预算的同时优化时钟性能。当选择最佳时钟时，开发人员必须考虑多种影响因素，例如性能、成本、尺寸和输出逻辑等，从事频域工作的人员更关注相位噪声；而从事时域工作的人员则更关注抖动性能。例如在PC主板设计中，优选的时钟信号通常需要分发到多个逻辑输入或位置，大量工作被用于优化时钟性能。当判定系统总体性能时，时钟缓冲器将成为等式中的组成部分，而同时对相位噪声和抖动的影响因素也将成为等式中的组成部分。为了满足设计规格要求，在通过制造商的数据手册比较和选择各种时钟特性时，理解如何测量时钟缓冲器的相位噪声，什么能影响时钟缓冲器的性能，什么细节必须考虑对工程师而言是很重要的。

时钟分发IC不直接生成时钟信号而是再生并提供多个时钟复制。因此，时钟分发IC的相位噪声只能在有输入信号时进行测量。衡量时钟分发IC质量最常用的术语是“附加相位噪声”，而经常不被提及的是附加相位抖动的标准测量方法。在这里，我们采用SiliconLabs的Si53311时钟缓冲器来展示表征附加相位抖动的一种推荐方法，以及影响缓冲器性能的各种因素。相同的原则和测试方法能够用于分析大多数缓冲器、分频器和其他分发IC的性能。重要的是理解附加抖动性能与下列可变因素的相关性：

1在给定幅度下的输入信号上升和下降时间，或者转换速率

2输出格式

3输出频率

4电源电压

输入信号上升和下降时间显著影响附加相位抖动。虽然，乍一看，这是真的，但是使等式更完整的是考虑上升和下降时间以及幅度，或者更好的是幅度与上升下降时间的比率，可以表示为V/ns，或转换速率。大多数工程师仅将转换速率与模拟器件相关联，例如运算放大器，在数字器件数据手册中转换速率并不常见。虽然转换速率并不常见，但它是描述附加相位噪声改善或衰减更准确的方式。如果转换速率值没有给出，那么可以根据数据手册中的技术参数计算出来。举例来说，假设有一个差分LVDS信号，它具有350mV的单端振幅和400ps的上升和下降时间。测量点在20%和80%时，差分转换速率将是（2×350mV×0.6）/（400ps）或1.05V/ns。（出于我们的论述目的，这里我们使用差分转换速率）。

同样，相位噪声只能在有输入信号的情况下进行测量，而且应该测量总体抖动。时钟缓冲器的影响被称为“附加相位抖动”。表1显示了一个附加相位抖动规格示例，需要注意的是测试条件包括转换速率、输出频率、逻辑电平格式和工作电压，所有这些都会影响附加抖动。当进行附加抖动性能比较时，为了使对比有意义，必须使用相同的测量条件。如果没有使用相同的测量条件，那么可能得到不正确的结果，在最坏的情况下，如果系统设计者期望满足一个规格，但时钟缓冲器的工作条件不佳，将不能达到要求。

方法论

图1显示了一种用于表征附加相位噪声并生成后续图表的测试设置。信号源噪声必须低于被测试设备（DUT），理想的情况是低3～10dB相位噪声。测试使用了一台低噪声、正弦波输出的罗德与施瓦茨（R&S）SMA100A，它具有较宽的输出频率范围。出于数据收集的目的，将调整转换速率并采集相位噪声数据。虽然转换速率可以容易地通过SMA100A输出幅度进行调整，但缺点是相位噪声会在不同输出电平下改变。替代方法是，SMA100A输出保持在一个恒定电平，搭配使用的衰减器用于调节转换速率。转换速率可以使用一个高阻抗的差分探头在20%和80%电平时进行测量。安捷伦E5052B用来测量相位噪声，在12kHz～20MHz、1.875MHz～20MHz和10kHz～1MHz频段分别进行数据捕获，以便进行比较。

相位噪声

在分析任何定时器件的性能时，相位噪声是一个关键参数。它是抖动的频域测量值，也可根据它计算其等效的时域值或相位抖动（如果给定偏移带宽）。使用这种方法出于许多原因：首先它是快速和可重复的，仅仅需要很少的设备进行优化调整，这允许工程师去分析感兴趣的特定频带，能够识别和减小杂散信号。其次，大多数时域测量不能提供足够的分辨率，不能进行当今高性能定时设备所提供的精确的飞秒级的度量。

时钟缓冲器的相位噪声只能在有输入信号的情况下进行测量，而且需要测量总体抖动。时钟缓冲器的影响被称为附加相位抖动。同样需要

注意的是，为了精确的表征缓冲器，参考时钟的相位噪声必须比DUT低3～10dB。直观来说，当测量更低相位噪声器件时，裕量要求更低。通常用恒温晶体振荡器（OCXO）作为信号源，但这会带来不确定性或者至少带来高成本（在较高频率下），并且在近端仍然受到限制，例如在10Hz和100Hz时。许多有单端输出的低相位噪声信号源可能需要转换成差分信号。在这些情况下，不平衡转换器能够提供一个很好的低成本解决方案，而且不需要太关心它的噪声影响。

影响抖动性能的因素

当添加缓冲器到时钟树时，重要的是要知道哪些因素会影响抖动性能。当看数据手册时，这也是非常重要的。数据手册中供应商如何说明缓冲器的抖动性能会极大的影响该参数。例如，如果一个供应商使用比另一个更快的转换速率，那么两个具有相似性能的缓冲器可能展现出非常不同的附加抖动性能。

图2显示了两个不同的时钟缓冲器的附加相位抖动与输入转换速率的对比。它也强调了在比较附加相位抖动时采用相同转换速率的重要性，并且应用中也要使用相同的值。在这两个案例中，附加抖动会随着转换速率变化而减小或增加。有趣的是，以红色显示的结果可能被作为较低附加相位抖动的解决方案。然而，它实际上是更敏感，在较低的转换速率下会快速衰减，例如低频率正弦波或CMOS时钟。

积分带宽

用于抖动计算的积分带宽也对测量抖动性能有非常大的影响。感兴趣的积分带宽取决于应用。如果有疑问，在进行对比时确保使用相同的带宽。在数字通信中最常用的带宽是12kHz-20MHz。对于大多数滤波器来说，使用更窄的带宽将会获得更低和更好的抖动值。

图3显示了图1中装置的测试结果，它使用156.250MHz输入频率，以及三个积分带宽：12kHz～20MHz、1.875MHz～20MHz和10kHz～1MHz。图表显示最佳结果出现在0.6V/ns或更快转换速率时。这也提供了一个示例说明给定的附加抖动值会随带宽改变多大。

输出频率

输出频率也对附加抖动有显著的影响。更高频率通常得到更好的附加抖动性能。如果你知道将使用何种频率，有助于查看数据手册中接近你感兴趣的频率的数据。图4显示在三个不同输出频率下相同时钟缓冲器的附加相位抖动。附加抖动在更高输出频率下通常更低，相差20log（f1/f2）或6dB（两倍频）。当积分的相位噪声功率是常量时，相位抖动就会更低，这是因为它是由积分相位噪声的1/f倍得到的。当使用数据手册规格比较器件性能时，也要关注输出频率。

逻辑种类

工作电压也能影响附加抖动性能，这是一个重要的考虑因素，因为许多时钟缓冲器可以工作在1.8、2.5和3.3V。在本文中，缓冲器产品间性能差异很小，然而对于其他缓冲器产品，附件抖动性能可能不同，对于系统设计和缓冲器选择来说这是一个重要的考虑因素。最好是能够联系缓冲器产品制造商，或者如果有设备和时间，直接去表征它们的性能。

从图2到图5，我们显示了如何通过增加输入信号的转换速率来优化相位噪声性能。时钟缓冲器的输入是根据电压切换的，理想情况下电压是不变的，但是实际上它会有一个狭窄的变化窗口。这样，门限变化会引起边沿定时改变，导致抖动变差。更快的输入转换斜率会使处于变动窗口中的时间更少，因而可以将对系统的影响降到最小。图6显示了一夸大的转换电压窗口，其中有两次转换速率变化。更快的边沿在定义的窗口上占用更少的时间，性能更好。

结论与建议

时钟缓冲器的附加相位噪声与转换速率能够通过逻辑种类、输入斜率、输出频率和电源电压进行表征。这种方法帮助设计人员有效评估系统的总体抖动预算需求，简化器件的选择，提高对工作条件相关性的意识。虽然相比输入转换速率变化来说，时钟缓冲器对其他因素的变化不太敏感，但是在转换速率大于0.6V/ns时取得最佳结果。对于大多数差分时钟源来说，这不是一个严格的要求。例如，一个差分LVDS信号，在20%和80%的振幅时具有至少250mV的单端幅度和最大400ps的上升和下降时间，那么差分转换率将是（2×250mV×0.6）/（400ps）或者0.75V/ns。

为了最大提高时钟缓冲器的附加相位噪声性能，应使用最佳的转换速率（0.6V/ns或更高的输入信号转换速率），但是通过使用高成本和高功耗的超快逻辑不会带来显著改善。而大多数差分时钟（甚至是低输出频率）有足够的转换速率。另一方面，低频正弦波或者CMOS时钟有转换速率限制，如果边沿不陡峭将导致总体相位噪声变差。不然设计人员得花不必要的时间去追踪可疑的电源噪声、布局布线问题和其他可能的原因。要取得最大的输入信号转换速率，最好尽可能的放置时钟缓冲器靠近输入信号源，使用差分输入有效的加倍转换速率，并且具有共模噪声抑制、保持全电平输入摆幅（除非超过最大电平，否则不要衰减输入）、优化阻抗匹配（因为反射也会使输入信号转换速率变差）等好处。当设计分发缓冲器进入时钟树时，花费时间优化输入信号转换速率是非常值得的。

最后，当根据数据手册规范评估时钟分发IC性能时，当在电路中添加缓冲器时，因为输入信号转换速率、输出频率、输出逻辑、积分带宽、电源电压和测试方法的不同能够导致很大的性能差异，所以设计人员必须高度重视这些影响因素。