一种用于工业场合的简易控制器的设计与实现

摘 要：文章描述了一种能在某些特定场合代替上位机对交流伺服器进行控制的简易控制器的设计与实现；该控制器结构简单，只用一片CPLD做主控芯片，电路设计也相对容易；通过配置FLASH内的参数，控制器能较灵活地适应工业场合的使用要求。该控制器的特点是小巧方便，成本低廉，具备一定的实用性。

关键词：自动控制；可编程逻辑；低成本控制器

中图分类号：TP273.5

目前市场上的交流伺服驱动器一般是由上位机进行控制，以实现各种用途，在实际应用中，在某些简易的场合，使用上位机的话，成本太高，若使用定制的控制器虽然没有上位机灵活，但成本却能大大降低，所需用途亦能满足，这样可为不同用户提供相对灵活方便的选择。

1 设计方案

控制器的目的是根据输入对交流伺服器进行控制，并向用户显示信息；输入包括来自设备的外部输入和人机界面的输入；输出除了控制信号外，还有状态信息。 图1给出了控制器的方案原理图。

方案采用一片CPLD（控制模块）作为主控芯片，CPLD根据按键操作和外部输入信号进行处理，通过显示模块显示信息和状态，并输出相应的控制伺服器的信号（脉冲加方向）；

显示模块包括数码管和LED指示灯，它们都直接与CPLD连接；

外部输入信号经过光耦隔离接入CPLD，输出控制信号通过差分转换再到输出接口；

按键阵列由CPLD进行动态扫描和采样；

控制模块为控制器的核心部分，它包括FLASH、FLASH_IF、KEY_PROCESS、CLK_GEN，MENU和PULSE_GEN等6个子模块。图2给出了CPLD的结构图。

下面是CPLD内各子模块的说明：（1） FLASH为存储模块，该模块可分为相对独立的2页，擦除以页为单位，一页可作可修改参数的存储，另一页可作默认参数的存储，作恢复用途，不能通过菜单修改，控制模块所需要的主时钟由该模块提供；（2） FLASH_IF为操作FLASH模块的接口，可对FLASH进行读取，擦除，写入操作，操作由MENU子模块根据用户操作发出相应的命令进行；（3） KEY_PROCESS对按键阵列进行扫描，并对按键进行去抖处理，将按键信息送给MENU和PULSE_GEN两个子模块；（4） CLK_GEN产生其他模块所需的各种时钟；（5） MENU包括BIN2BCD和LED_DRIVE两个子模块；BIN2BCD实现二进制到BCD码的转换，LED_DRIVE驱动数码管，作动态扫描输出；MENU子模块为用户提供操作界面，用户可通过数码管显示菜单和按键，观察状态和修改参数，另外在修改参数时，能够通过用户按键时间的长短进行相应的加减速，方便用户快速修改参数；（6） PULSE_GEN根据外部的控制输入和按键操作，产生相应的伺服控制信号和状态指示；另外在低高速相互转换过程中实现了加减速功能，使电机运行平稳；

2 方案的应用实例

下面结合实例及附图，对方案应用进行说明。

实例实现了一个纸箱推进器。推进器由4部分组成，1个控制器，1个交流伺服器，还有电机和传送带；控制器通过脉冲和方向信号给伺服器发送位置命令，伺服器驱动电机，电机带动传送带，同时通过传感器信号将特定的信息反馈给控制器，另外，通过控制器上的菜单和按键，用户可以对伺服器进行控制；图3显示的是传送带上传感器的分布和控制器相应的状态指示灯；

菜单操作：（1）按“设置”键，进入菜单界面；（2）按“前进”或“后退”键，可进行菜单选择和修改参数；（3）参数修改后，要生效须重新上电；（4）不在设置状态下的显示为：“runXXX”，其中XXX为走过的段数。

具体的工作过程如下：按下启动键，运行灯亮，如前进传感器给出信号，则控制器将控制电机以参数所设置的正常速度转动1段行程，完成后，停止等待命令，直至走完整个行程。此时按下复位键，推进器由静止逐渐加速到参数所设定的最大速度向原点返回，到达减速位置，减速传感器给出信号，推进器将逐渐减速直到速度降到参数所设定的最低速度，然后保持该速度直至到达原点，当原点位置的传感器给出信号，推进器停止。任何情况下，按下停止键，推进器都会立即停止。按下前进（或后退）键，推进器将以点动的方式慢速前进（或后退），松开按键，推进器停止运动；另外，当推进器遇到正限位和负限位传感器给出的信号都会停止运动。

3 设计的实现

设计采用Altera公司的CPLD芯片EPM1270，该芯片具有1270个LE，1kB的用户FLASH（UFM）；UFM模块内有振荡器（3.3 to 5.5 MHz），振荡器在时间要求不严格的场合下可以用作CPLD的时钟源，从而省去外部时钟源，节省了成本，并且充分地利用了资源。

CPLD内部各子模块的实现采用SystemVerilog语言进行描述，各子模块采用参数化设计，可以通过简单地修改参数来适应设计的改变。

4 结束语

该控制器结构简单，成本低廉，通过参数配置可适应到不同的工业控制场合，相对灵活。在实现上充分利用了CPLD的资源和优点，可针对用户需求进行定制。

参考文献：

[1]Altera.MAX II Device Handbook.

[2]Stuart Sutherland.SystemVerilog硬件设计与建模[M].科学出版社，2007.

作者单位：广州罗贝托自控科技有限公司，广州 510635