基于无源混频器的多频段TD-SCDMA射频接收器前端设计

【摘要】文章以0.13μm RFCMOS工艺实现了直接下变频结构的多频段TD-SCDMA射频接收器前端，首先从TD-SCDMA系统要求和电路结构入手，分析了各电路模块的设计，包括高频低噪声放大器、无源混频器、运算放大器和本振驱动，最后给出了射频接收器前端的测试结果。

【关键词】TD-SCDMA 射频接收器前端 无源混频器 直接下变频接收器

1 简介

TD-SCDMA是SCDMA技术和先进的TDMA/TDD两项技术的完美结合，其系统具有其他3G标准所没有的先天优势：收发通道不需要使用对称频带，大大提高了频谱的使用效率；同时由于其采用非对称传输方式，更是移动数据业务的理想选择。研制出高性能的收发信机射频前端片，在TD-SCDMA通信系统大规模商用的今天，无疑具有积极的促进作用。

本文提出了一种基于无源混频器的多频段TD-SCDMA接收机前端，它具有较高的线性，可以获得极低的噪声系数，同时功耗很低，芯片面积很小。

2 TD-SCDMA系统要求和电路结构

2.1 TD-SCDMA的系统要求[1]

（1）灵敏度要求

接收机前端最小信噪比（SNR）与通信系统采用的调制方式有关。在室温条件下，天线的噪声功率为-174dBm/Hz。扩频增益（spreading gain）为10lg(1.6M/12.2k)=21.1dB，则噪声系数表达式为：

NF=Pmin(dBm/Hz)+21.1dB-SNRmin+174dBm/Hz+

2.5dB（1）

考虑到实际电路中的非理想因素，留下2.5dB作为实现裕量（implementation margin）。

TD-SCDMA通信系统的信号带宽为1.28MHz，最小的输入信号是-108dBm，要使误码率（BER）达到10-3，基带对QPSK调制至少需要19dB的SNR。则有：

NFqpsk=-108dBm-10lg(1.28M)+21.1dB-19dB+174dBm/Hz+2.5dB≈9dB （2）

而对于接收16QAM或64QAM的调制信号，对噪声系数的要求更高。一般而言，64QAM需要小于6.5dB的噪声系数。

考虑到芯片外接的声表滤波器（SAW）会为接收机通道贡献约-2dB的插损，因此在满足HSPA+的要求下，要实现接收HSPA+的64QAM的调制信号解调，整个射频接收机的噪声系数应小于4.5dB。而考虑到后级滤波器和模数转换器（ADC）的噪声贡献，射频接收机前端的噪声系数应小于3dB。

（2）大信号交调性能要求

一般来说，三阶交调的产物产生的交调干扰最大。TD-SCDMA系统要求终端射频接收机在输入功率为-46dBm的静态正弦干扰信号（位于距离有用信号3.2MHz频率处）和输入功率为-46dBm的调制干扰信号（位于距离有用信号6.4MHz频率处）产生交调的情况下，仍然能够正确解调出输入功率为-105dBm（比参考灵敏度高3dB）的有用调制信号。

考虑到SAW滤波器的插损为-2dB，两个干扰源到达射频接收机输入端口的功率均为-48dBm。按照TD-SCDMA系统的要求，对于QPSK调制，接收机在接收（-105dBm-2dB（SAW衰减）=）-107dBm的有用信号时信噪比应高于7dB，则整个射频接收机输入三阶交调截点（IIP3）为：

IIP3qpsk=(-107dBm-7dB+48dBm)/2+48dBm

=-15dBm （3）

考虑到滤波器和ADC的非线性都会影响整个接收机通道的IIP3，接收机前端的IIP3需要定义在-12dBm以内。可见，TD-SCDMA系统要求极高的噪声系数的同时，对线性度的要求也较高，传统基于Gilbert有源混频器的接收机前端显然很难满足要求，因此需要采用基于无源混频器的结构。

2.2 射频接收机前端结构

相对于超外差结构的接收机，本接收机采用直接下变频的结构（即零中频结构）以获得更低的成本和功耗。直接下变频结构对混频器的开关对（switch pair）的闪烁噪声（flick noise）更敏感，从而对低噪声的要求会带来设计上的难度。国内外的研究表明，采用电流驱动的无源混频器[2,3]能够很有效地解决该问题。

射频接收机前端模块框图如图1所示。它包括三个频段的高频低噪声放大器（LNA），两个互为对称的无源混频器（实现90度正交的IQ两路信号），以及本振信号（LO）的产生电路。其中三个频段共用一组IQ混频器。为了提高共模噪声的抑止比，所有信号通路均采用全差分（fully differential）结构。高频低噪声放大器和混频器之间必须采用交流耦合（AC coupling），以保证没有任何直流电流流过混频器开关对，从根本上消除混频器的闪烁噪声（通常是接收机噪声的最大来源）对射频接收机前端噪声系数的影响。二分频电路把两倍于本振信号的频率分频，输出相位为90度正交的I路和Q路差分本振信号。本振驱动（LO buffer）提供了足够大摆幅的本振信号，以提高射频接收机前端的噪声性能和线性度。

此外，由于射频接收机前端采用了无源混频器的结构，无需直流偏置电路且电路结构简单，不但能降低电路的功耗，并且能节省芯片的版图面积。

3 电路模块设计

3.1 高频低噪声放大器（LNA）

LNA示意图如图2所示：

由于处在射频接收机前端的第一级，LNA需要获得很低的噪声系数和足够的增益（跨导）来有效地抑止后级贡献的噪声。M1和M2为输入管，提供了大约60mS的跨导。输入管工作在接近弱反型区的饱和区内，用较小的功耗获得较大的增益和较低的噪声系数。电感LS1和LS2为源极负反馈电感，提高输入跨导线性的同时提供了LNA输入阻抗的实部，以实现LNA输入阻抗匹配。MC1和MC2为级联管，增加输入级与输出级之间的隔离度。为了减小无源混频器输入寄生电容，有效消除SC等效噪声的效应（见下文），LNA采用电感负载（Ld1和Ld2），把混频器输入寄生电容和负载电容一起调谐，而LNA则交流耦合到混频器的输入端。三个频段的LNA共用负载电感，通过开关电容来调节电容电感谐振腔的谐振点。每个LNA消耗约8mA电流。

3.2 无源混频器

下变频是通过两组互为正交的（I路和Q路）双平衡无源混频器完成的[4]。每个混频器由四个工作在线性区（linear region）的MOS管开关对（M1～M4）组成，如图3所示。本振信号交流耦合至混频器，以实现在噪声和线性两方面的折衷（trade off）。开关对的W/L比值也存在折衷：增加开关对的尺寸能够提高匹配和线性 （开关对有更小的导通电阻），但是由于引入了更大的寄生电容，会导致噪声系数恶化和驱动困难。在这里，选取开关对的W/L比值为100，以同时满足各项要求。

为了提高线性和减小本振泄漏，混频器的负载阻抗必须很小。这就要求连接于开关对后级的互阻放大器有足够高的增益（>60dB），而且带宽要大于所工作的频带范围。本文中，反馈电阻Rf取在数千欧姆，以获得系统要求的40dB增益。而反馈电容Cf与Rf构成了一个实数极点，配合后级的滤波器满足TD-SCDMA终端接收机系统所需要的滤波特性。

由于无源混频器开关对的影响，类似于经典的开关电容（SC）效应，LNA输出节点的寄生电容将产生等效电阻Rpar，从而放大了运算放大器的噪声。

此等效SC电路阻抗为：

（4）

假设vnout,opama(f)为运算放大器的等效输入电压噪声，其总的输出电压噪声为：

（5）

如上文所述，如果使用大尺寸的MOS开关对，将会增加Cpar，因此较小的等效导通电阻可以看成增加了噪声放大因子（这正好与获得好的线性的条件相反）。为了从根本上消除此效应带来的影响，LNA采用电感作为负载以及Cpar谐振于工作频率。

3.3 运算放大器

互阻放大器（TIA）的核心是运算放大器。

公式（5）表明，即使通过电感调谐消除了Rpar一项引入的噪声，最终射频接收机前端总的输出噪声仍直接由运算放大器的噪声决定。因此，为获得整个射频接收机前端低的噪声系数，仍必须尽可能降低运算放大器自身的噪声。本文的运算放大器采用两级放大的结构，以同时获得较大的输出电压摆幅和较低的输入等效噪声（input referred noise）。

该电路的输入等效噪声由文献[5]给出：

其中Kp和Kn是与工艺相关的系数，α是gm/gds0的比值，Cox是单位面积的栅氧化电容。为了降低运放的噪声贡献，输入nMOS（Mn1和Mn2）采用很大的W/L比值，同时用较长的沟道长度；而pMOS（Mp1和Mp2）用较小的W/L比值和较大的沟道长度。输出级的放大器用简单的共源放大器结构，可以提供几近轨到轨（rail to rail）的输出摆幅。每个运算放大器仅消耗1.5mA的电流。

3.4 本振驱动

本振驱动电路采用了AB类推挽放大器，其原因有三：首先，本振幅度要足够大，减小开关对瞬态时间，提高混频器的噪声系数和线性。一般来说，本振幅度至少要和混频器的供电电压相等[6]。二是本振驱动电路要保持一定的线性，减少本振频率成分中的高次谐波也是获得较好噪声系数和线性度的前提。三是本振电路将在性能和功耗上折衷。每个本振驱动的功耗为800μA。

4 测试结果

本文所设计的射频接收机前端采用0.13μm RFCMOS工艺，面积为1.35mm2，芯片显微照片如图4所示。所有的输入端口均采用ESD保护，封装好的芯片焊接在PCB板上进行测试。

因篇幅原因，这里仅给出2010MHz～2025MHz频段测试图。图5为该频段S11测试结果。经过匹配后S11在-10dB以内，满足匹配的要求。图6为该频段增益和噪声系数（扣除了-2dB SAW的插损）测试结果。该频段内增益约在41dB，噪声系数均在3dB左右，可以满足64QAM调制信号解调的要求。

5 结论

本文提出了一种基于无源混频器的多频段TD-SCDMA射频接收机前端。电流驱动的无源混频器不仅能提供极低的噪声系数，还能提供很好的线性，完全满足HSPA+的64QAM调制的解调要求。整个接收机前端都采用1.2V的电源电压，功耗仅为16mA。

参考文献

[1]3GPP TS 25.102 version 4.0.0 Release 4[S].

[2]Bagheri R,et al. An 800-MHz-6-GHz software-defined wireless receiver in 90-nm CMOS[J]. IEEE J.Solid-State Circuits, 2006,41(12): 2860-2876.

[3]S Zhou, M-C F Chang. A CMOS passive mixer with low flicker noise for low-power direct conversion receiver[J]. IEEE J.Solid-State Circuits, 2005,40(5): 1084-1093.

[4]Valla M,et al. A 72mw CMOS 802.11a Direct Conversion Front-End with 3.5dB NF and 200kHz 1/f Noise Corner[J]. IEEE J.Solid-State Circuits, 2005,40(4).

[5]Razavi B. Design of Analog CMOS Integrated Circuits[M]. New York: McGraw-Hill, 2001.

[6]Poobuapheun N,et al. A 1.5V 0.7-2.5GHz CMOS Quadrature Demodulator for Multiband Direct-Conversion Receivers[J]. IEEE J.Solid-State Circuits, 2007,42(8).

【作者简介】

雷杰：清华大学电子工程系硕士研究生，主要研究领域为无线宽带通信技术、移动通信系统协议机制与实现。

赵熠飞：清华大学信息科学与技术国家实验室助理研究员，主要研究领域为无线数字通信，包括信息论、信道编码、多用户检测、统计信号处理、估计理论、扩频通信和多天线系统。

黄敏：清华大学信息科学与技术国家实验室助理研究员，主要研究领域包括多用户MIMO-OFDM系统中的信号处理和无线资源管理，以及3GPP LTE标准和实现。

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文