数字信号完整性测量的示波器选择

【摘要】在高速数字系统研发工程中，信号完整性测量至关重要。在总结产生高速数字信号歧变原因的基础上，从示波器类型选择、技术指标选择等方面，系统分析了采用示波器测试信号完整性应该把握的若干关键要素，对测量高速数字信号完整性有一定帮助。

【关键词】高速信号；完整性；示波器；选择

1.引言

“完整性”是指“完整和无损害的”。同样，一个具有良好的完整性的数字信号指的是有干净、快速的上升沿，稳定和有效的逻辑电平，准确的时间位置和没有任何的瞬态跳变[1][2]。

但是，面对今天的数字带宽的“竞赛”，总线周期比20年前要快一千多倍，曾经在毫秒时间内发生的数据交互，现在要以纳秒来衡量。为了实现这一改进，信号边沿的速度比以往任何时候要快100 倍以上。然而，电路板的技术由于某些物理现实的限制，未能跟上信号带宽的发展。虽然芯片几何尺寸缩小，但除了总线本身外，还要考虑电路板仍需要足够的空间容纳IC 器件，连接器，无源元件等。这样，数字信号完整性将受到严峻挑战，数字信号完整性测量也越来越受到重视。

数字信号完整性测量包括时域、频域以及这两种域的混合三种方式。与频域和混合域两种方式相比，因为时域数字信号完整性测量采用示波器具有简单、成本低的特点而使用普遍。本文在分析数字信号完整性歧变原因的基础上，论述了采用示波器测量数字信号完整性的若干关键要素。

2.数字信号歧变的原因

数字信号畸变的原因很多，总结起来主要包括：

（1）时序冲突。例如，当两个驱动器设备尝试同一时间使用相同的总线时，一个驱动器应该保持高阻状态，不妨碍其他驱动器同时发送数据。如果高阻不及时改变，两驱动器则相互冲突。无论是那个驱动器，都会迫使总线的振幅达不到阈值电压。这将导致一个的逻辑水平应该是“1” 却变成“0”。

（2）建立/保持时间违规。例如，一个时钟锁存的器件，如一个D触发器，要求数据在时钟边沿到来前保持稳定电平。这就是所谓的“建立”时间。同样，输入数据必须在时钟边沿到来后继续有效。这就是所谓的“保持” 时间。违反建立或保持时间的要求，可能会导致不可预测故障的输出，或可能会导致输出数据根本没有翻转。

（3）上升沿畸变-由于电路板布板布局问题，或者不正确的端接，甚至由于半导体器件的问题所引起的。边沿畸变主要包括预过冲、正过冲、振铃、振荡或上升沿减慢[3]。

（4）反射-主要由于端接和电路板布局问题，信号在走线阻抗失配的地方会被反弹回源端并造成幅度上的变化。

（5）串扰-在相邻的走线间，由于互感或者互容的存在，将一条信号线上的能量耦合到其他走线所造成的干扰。越快的上升沿含有越高的电流，产生越强烈的辐射，随即产生串扰[4]。

（6）抖动-定义为信号边沿与理想边沿的时间差。产生抖动的主要原因有：噪声、串扰和时间不稳定性。抖动会影响数字系统的定时精度以及同步性。

（7）地弹-由于芯片吸收过量的电流，或者电源层和参考层阻抗过大，引起参考面的电压波动。

3.选择示波器的关键要素

示波器可以显示波形的细节，例如边沿和噪声，还可以检测并显示瞬态信号，并精确测量时间，例如建立和保持时间等。因此，示波器在测量数字信号完整性方面具有重要价值。同时，还应注意如下关键点：

（1）数字示波器类型的选择[5]

数字示波器有不同的种类，主要数字存储示波器，数字荧光示波器和取样示波器。

对于捕获的低重复频率信号、快沿或窄脉冲信号，数字示波器是理想的设备。数字示波器还擅长捕捉单次事件和瞬变，是测量高速、多通道设计应用最好的办法。

对于数字信号故障定位、发现间歇性信号以及眼图和模板测试，数字荧光示波器提供了更好的测量平台。数字荧光示波器非凡的波形捕获率可以快速的积累波形，超过了其他任何的示波器。还提供信号发生的频度信息，以丰富的颜色将波形显示出来。

如果实时示波器带宽还不能够满足测试需求，那么需要考虑数字取样示波器了，采样示波器有更宽的带宽，更好的测量精度。取样示波器能够准确地捕捉重复信号（周期信号），即使信号的频率远远高于示波器的采样率，因为其采用了顺序等效时间采样的方式，可以实现带宽高达100G 赫兹。

（2）技术指标的选择

选择示波器涉及一些影响信号测试的关键性能指标，主要包括带宽、上升时间、采样速率、波形捕获速率、记录长度以及触发的灵活性。

带宽

当对数字系统的故障排除或快沿信号测试时，示波器带宽是至关重要的。信号的边沿含有比信号本省重复频率高得多高频能量。示波器必须有足够的带宽，以捕捉较高的高频成分，精确的显示的信号的跳变。所有的示波器都是低通的频响模型，在高频段慢慢开始衰减。按照惯例，示波器带宽是指输入正弦波信号的幅度被衰减为70.7% 时所对应的频率，即被称为“-3dB点”。这意味着，如果对频率和示波器带宽相等的正弦波进行幅度测量，其幅度误差达到-3dB，或近30%。没有足够的带宽，示波器将无法能够解决高频信号的测试。幅度将被扭曲，边沿将被减慢，所有细节都将会丢失。没有足够的带宽，所有数字示波器的功能将毫无意义。

为了确定示波器所需要的带宽，需要用“5次谐波”原则来评估被测信号的带宽：

（1）

使用“5次谐波”原则选择的示波器最多会有不到±2%的测量误差。一般情况下，较高的带宽对更精确的重现信号更加有利。

上升时间

在数字世界中，上升时间的测量是非常重要的。对于阶跃信号和脉冲信号而言，上升时间比带宽更适合作为选择示波器的关键因素。由于半导体设备技术的进步导致逻辑器件更快的上升时间，需要知道，及时很多数字系统的时钟频率可能很慢，但仍然有非常快的边沿。计算示波器上升时间评估，可以参考下列公式：

示波器上升时间的选择类似于带宽的选择考虑。一般情况下，具有更快上升时间的示波器会更准确地捕捉到关键的细节。示波器测量得到上升时间取决于实际信号上升时间和示波器的上升时间。示波器的上升时间越快，测量上升时间将准确。理论公式如下：

如果示波器的上升时间是未知的，它可以用下列公式计算上升时间：

的取值范围为0.35和0.45之间，这取决于的示波器的频率响应和脉冲响应曲线的形状。大多数带宽低于1GHz的示波器带其滚降类似于高斯响应，取值为0.35；更高带宽的示波器通常有最平坦频响模型，滚降急剧，接近砖墙过滤器，K值可取为0.42。

采样率

采样率（单位是S/s，每秒钟采样点数）是指示波器以多快的频率进行数字采样。越快的采样率提供了更好的分辨率和波形细节，越不容易丢失关键信息或事件。

为了避免混淆，准确地重建一个信号，奈奎斯特定理指出，采样率至少比被测信号最高频率分量快两倍。但是该理论假设前提是无限的记录长度和连续的信号。由于示波器是无法提供无限记录长度，而且故障不是连续的，因此只有两倍的过采样频率通常是不够的。在现实中，准确地重建的一个信号，取决于采样率和插值算法。示波器提供了正弦内插法或线性内插。对应的采样率应满足下式：

内插法：

线性内插：

波形捕获率

波形捕获率，表示的是每秒钟捕获波形的次数，决定了示波器捕捉、处理和分析信号的效率。虽然采样率表明示波器采样信号波形的频率和速度，而波形捕获率是指如何迅速地使示波器捕获整个波形。

波形捕获率高的示波器波形能够更深入的洞察信号的行为。可以显着提高的示波器捕捉瞬态异常，像抖动、欠幅脉冲、毛刺等错误的概率。

记录长度

记录长度是指示波器单次采集时能够存储数据样点的数目。由于示波器只能存储数量有限的样点，因此波形捕获长度和示波器的采样率成反比。

目前，示波器允许用户选择记录长度以优化信号采集能力。如果要分析一个非常稳定的正弦波信号，500个采样点可能就足够了。但是，如果要分析一个复杂的数据流的时序异常，记录长度超过上万个点，甚至更多。长记录深度满足了在高采样率下长时间捕获信号的需求。

触发灵活性[6]

示波器的触发功能和逻辑分析仪的触发功能一样关键。像逻辑分析仪一样，示波器的触发能够证明某一特定类型的事件发生。现代示波器提供了一系列模拟事件的触发：边沿电平和转换速率，脉冲特征（包括毛刺，欠幅脉冲），脉冲宽度，建立和保持时间的行为，以及串行数据码型等。

4.结论

在高速数字系统研发工程中，信号完整性测试至关重要。本文在总结产生高速数字信号歧变原因的基础上，从示波器类型选择、技术指标选择等方面，系统分析了采用示波器测试信号完整性应该把握的若干关键要素，对做好高速数字信号完整性有一定帮助。

参考文献

[1]黄德勇，张扬，杨云志.高速电路设计中的信号完整性研究[J].电讯技术，2004（2）：149-152.

[2]董小军，陈岩，杨忠孝.高速数字电路信号完整性问题分析与解决方案[J].中国测试，2010，36（2）：18-21.

[3]周路，贾宝富.信号上升或下降时间对高速电路信号完整性影响的研究[J].现代电子技术，2011，34（6）：69-74.

[4]乔洪.高速PCB串扰分析及其最小化[J].中国集成电路，2007（4）：35-38.

[5]梁驹，徐建芬，刘玉军.示波器的发展与合理选择[J].现代仪器，2006（6）：46-48.

[6]梁志国.数字存储示波器触发点电平和延迟的精确校准[J].仪器仪表学报，2011，32（6）：1403-1407.

作者简介：吴枝兰（1965—），女，大学本科，研究方向：电气自动化。