时间：2023-10-27 22:37:49
简单来说，ARM这家总部在英国的公司设计高性能、廉价、耗能低的RISC处理器方案，并将其授权给第三方合作伙伴，第三方合作生产基于ARM架构芯片，ARM则按芯片价格与出货量获得一次性授权费与版税提成。该公司2011年营收7.85亿美元，同比增21%，税前利润3.67亿美元，同比增37%。
价值链的顶端
我们有必要解释RISC，即精简指令集计算机，这是相比复杂指令集CISC而言，CISC任务处理能力强，intel采用的正是CISC指令，在桌面电脑领域大行其道，RISC则是通过精简CISC指令种类、格式，简化寻址方式，达到省电高效的效果，适应与手机、平板、数码相机等便携式电子产品。
ARM最早于1990年由Acorn公司改组而来，Acorn正是RISC的鼻祖，由于价格低廉功耗少的特点天然适合移动设备，1990年11月，苹果150万英镑投资Acorn后，该公司重组为ARM，随后便开启了它的世界标准之旅。
初创时期的ARM没有商业经验和管理经验，当然也没有做世界标准这种愿景，运营资金紧张，工程师人心惶惶，最后ARM决定自己不生产芯片，转而以授权的方式将芯片设计方案转让给其他公司，即“Partnership”开放模式，公司在1993年实现盈利，1998年在纳斯达克和伦敦证券交易所两地上市，同年基于ARM架构芯片出货达5000万片。
进入2000年，开始受益于手机以及其他电子产品的迅速普及，ARM系列芯片呈爆炸性增长，2001年11月出货量累积突破10亿片，2011年基于ARM系列芯片单年出货79亿片，年营收4.92亿英镑（合7.85亿美元），净利润1.13亿英镑。
据统计，2011年智能手机出货4.7亿部，ARM架构芯片占90%，功能手机出货6.6亿部，ARM架构芯片占95%，硬盘和固态驱动器出货7亿个，ARM占90%，数码相机1.5亿台，ARM占80%，打印机1亿部，ARM占65%，数字电视和机顶盒4亿台，ARM占40%，另外还包括网关路由器、智能卡等领域占据一定市场份额。
ARM的发展代表了半导体行业的某种趋势，即从完全的垂直整合到深度的专业化分工，上世纪70年代半导体行业普遍采用上中下游的垂直整合封闭式生产体系，80年代半导体行业开始分化，出现垂直整合和分工化的系统制造、定制集成等两个体系，最后半导体行业分工进一步细化，形成IP、设计、晶圆、封装价上下游体系，ARM就是处于这个价值链顶端的公司。
独特的商业模式
ARM是微处理器的标准制定者，其设计的处理器是许多数码产品的核心，公司拥有一个创新的商业模式，向合作伙伴（如高通、博通、得州仪器、联发科等）授权微处理器设计方案（IP），合作伙伴在ARM的基础上集成自己的技术并推出各式芯片，ARM获得授权费和版税。
我们简单介绍一下ARM处理器的设计及授权周期，ARM主要做的是高效率、低功耗芯片（微处理器）架构的研究开发，通常2～3年为一个周期，这也是ARM成本产生阶段，然后选择以ARM为合作伙伴的公司支付一笔入门的授权费获得设计方案，并基于ARM方案开发自己的产品，通常周期3～4年，再然后当合作伙伴的芯片开始出货时，ARM能够从每一片基于其架构的芯片获得1%～2%的版税，而每一款ARM设计方案都适应于多种终端应用，每一种应用又能获得多年的版税现金流，规模效应显著。
换一个角度理解ARM的商业价值，ARM的商业模式类似合作伙伴将微处理器设计外包给ARM，即研发外包，相比于企业内部单独研发，这种授权+版税的研发外包形式能某种程度上降低企业成本，将整个行业的处理器外包给单一企业明显要比各自独立开发更有经济效率，摊薄研发费用，降低终端产品价格，反过来进一步推动技术进步。
2009财年、2010财年、2011财年ARM营收分别为3.05亿英镑、4.07亿英镑、4.92亿英镑，年复合增长率约27%，主要受益于智能手机的迅速渗透，同期净利润由4000万英镑增长至1.13亿英镑，年复合增长率约68%，大幅高于营收增速，杠杆效应较高。
ARM授权费+版税的商业模式将受益于营业杠杆，授权费收入将覆盖大部分新技术开发的运营费用，后续绝大部分的版税收入将成为公司利润，该公司预计中期来看，版税收入增长将高于授权业务以及成本。
随着电子产品的智能化演进（如智能手机），通常需要更多的应用处理芯片（如图像处理芯片、应用处理芯片等），对应ARM的机会更大，ARM从智能手机和智能电视获得的版税收入是基本设备的5～10倍，2006年至2010年间ARM从每部手机收到的版税增加60%。
关键词:数据采集;微加速度计;FPGA;ARM;TLC0820
中图分类号:TP274.2文献标识码:B
文章编号:1004-373X(2010)02-025-03
Design of Data Acquisition System for Micro_accelerometer Based on ARM and FPGA
QIN Kui1,2,ZHANG Weiping1,2,CHEN Wenyuan1,2
(1.National Key Laboratory of Nano/Micro Fabrication Technology,Institute of Micro and Nano Science and Technology,
Shanghai Jiaotong University,Shanghai,200240,China;2.Key Laboratory for Thin Film and Microfabrication of Ministry of Education,
Institute of Micro and Nano Science and Technology,Shanghai Jiaotong University,Shanghai,200240,China)
Abstract:Based on micro_accelerometer,the commonly used MEMS inertial device,a design of data acquisition system with ARM and FPGA is introduced.The analog output signal of the micro_accelerometer converted by A/D chip is processed and cached by FPGA.Then ARM receives FPGA′s output data,also displays and storages them.How to realize the transmission control and data buffer of the data acquisition system with FPGA,as well as the interface design of A/D conversion chip and ARM with FPGA are given in detail.The collection,transmission,display and storage of the acceleration data are realized.The method can be configured flexibly and used versatility,so it can be easily transplanted to relevant device′s data acquisition system.
Keywords:data acquisition;micro_accelerometer;FPGA;ARM;TLC0820
0 引 言
加速度计是一种应用十分广泛的惯性传感器,它可以用来测量运动系统的加速度。目前的加速度计大多采用微机电技术(MEMS)进行设计和制造的微型加速度计,由于采用了微机电技术,其设计尺寸大大缩小,一个MEMS加速度计只有指甲盖的一小部分,MEMS加速度计具有体积小、重量轻、能耗低等优点。
随着微加速度计的应用越来越广泛,对于微加速度计的数据信号采集[1,2]和存储变得极为重要。传统的数据采集方法多数是用单片机完成的,其编程简单、控制灵活,但缺点是控制周期长、速度慢,特别是对高速转换的数据来说,单片机的慢速度极大地限制了数据传输速度。而FPGA(现场可编程门阵列)具有单片机无法比拟的优势。FPGA时钟频率高,内部延时小,全部控制逻辑由硬件完成,速度快、效率高,适于大数据量的高速传输控制。在高速数据采集方面,FPGA有单片机无法比拟的优势,然而单片机的接口丰富,数据处理能力强,便于完成数据的显示和存储等操作。
综合单片机与FPGA的优点,这里介绍一种基于ARM和FPGA的微加速度计数据采集存储系统,结合MXR6150G/M加速度计传感器和TLC0820A/D转换芯片,提供了一种配置灵活、通用性强的数据采集方案。
1 系统整体设计方案
图1是数据采集系统的总体结构框图,该系统主要由双轴加速度计、A/D转换器、FPGA和ARM处理器四大部分组成。双轴加速度计输出两路模拟信号,分别代表x轴与y轴的加速度值,通过A/D转换芯片把输入的两路模拟信号转换为8位的数字信号,FPGA接收来自A/D转换芯片的数字信号,并对数字信号进行处理,处理后的数据经过FPGA中的FIFO存储器缓存[3]后由ARM处理器采取中断方式接收采集,采集到的数据可以通过串口通信在PC机上实时显示,也可以通过IDE接口存储到大容量硬盘[4,5]。
图1 系统总体结构框图
2 系统硬件设计与实现
2.1 MXR6150G/M加速度计传感器
MXR6150G/M是无锡美新半导体公司生产的双轴加速度计传感器,它采用标准的亚微米CMOS工艺制造,可以测量从-5g~+5g(g为重力加速度)范围内的加速度信号,该加速度计是利用两路模拟电压反映加速度值的大小,当加速度计静止,加速度值为0时输出电压为1.50 V,电压输出灵敏度为150 mV/g。图2为此加速度计的外观顶视图,表1为加速度计的引脚描述,其中引脚7和引脚6分别输出x轴和y轴的加速度分量。实际加速度的值需要将x轴与y轴加速度的值进行合成得到,这可利用FPGA的并行计算处理来完成。
图2 加速度计顶视图
表1 加速度计的引脚描述
PinNameDescriptionI/O
1PDPower Down ControlI
2TPConnect to groundI
3COMCommonI
4NCDo Not ConnectNC
5NCDo Not ConnectNC
6YoutY Channel OputputO
7XoutX Channel OutputO
9VDD2.7~3.6 VI
2.2 8位A/D转换芯片TLC0820
TLC0820是德州仪器公司(TI)推出的,采用先进LinCMOS工艺制造的A/D转换器,它由两个4位的闪速(FLASH)转换器,一个4位的数/模转换器,一个计算误差放大器,控制逻辑电路和结果锁存电路组成。它采用8位并行输出,并且不需要外部时钟和振荡元件,广泛应用于高速数据采集系统、工业控制和工厂自动化系统,其封装引脚如图3所示。引脚功能描述如下:ANLG IN为模拟输入;CS为片选,低有效;D0～D3,D4～D7为三态数据输出;INT为中断输出端,表示转换结束;MODE为方式选择输入;OFLW为溢出标志;RD为读输人端;REF-为参考电压下限值;REF+为参考电压上限值;VCC为电源电压;WR/RDY为写输入/读状态输出。
图3 TLC0820封装引脚示意图
2.3 Altera_FPGA与ARM处理器
该系统的FPGA采用Altera FPGA公司的CycloneⅡ系列的EP2C35实现,EP2C35提供多达33 216个逻辑单元(LE),35个18×18位乘法器,483 840 b的内部RAM块,专用外部存储器接口电路,4个锁相环(PLL)和高速差分I/O等功能[6]。
该系统中采用的ARM处理器是Philips公司的LPC2210,是基于一个支持实时仿真和嵌入式跟踪的l6/32位 ARM7TDMI_S CPU的微控制器。LPC2210的144脚封装、极低的功耗、两个32位定时器、八路10位ADC,PWM输出以及多达九个外部中断使其特别适用于工业控制、医疗系统、访问控制和电子收款机等。通过配置,LPC2210最多可提供76个GPIO。由于内置了宽范围的串行通信接口,其也非常适合于通信网关、协议转换器以及其他各种类型的应用[7]。
3 采集系统整体实施方案
3.1 FPGA控制A/D芯片进行加速度计数据采集
该加速度计是利用两路模拟电压输出来反映加速度值的大小,当加速度值为0时输出电压为1.50 V,电压输出灵敏度为150 mV/g,A/D转换器模拟输入电压范围为VCC±0.1 V,低于VREF- +(1/2)LSB或高于VREF+ -(1/2)LSB的模拟输入电压分别转换为00000000或1111111,系统中所加电压分别为VCC=VREF+=5 V,VREF-=GND=0 V。TLC0820可通过MODE的设置工作在只读和读写两种方式。当MODE为低时,转换器为只读方式。在这种方式中,WR/RDY作为输出,且作为准备输出端;同时,当CS为低时,WR/RDY亦为低,表明器件忙,转换器在RD的下降沿开始转换,经过不到2.5 μs转换完成,此时INT下降,WR/RDY为高阻,数据输出也由高阻变为有效的数据端,当数据读出后,RD变高,INT返回高,数据输出端返回到高阻态。当MODE为高时,转换器为读/写方式,WR/RDY作为写输出端。当CS和WR/RDY为低时,转换器开始测量输入信号,大约600 ns后WR/RDY返回高,转换器完成转换,在读写方式中,WR/RDY在上升沿开始转换。该实验采用读写方式来控制A/D芯片来读取加速度计的值,所需的控制信号由FPGA输出,相关的逻辑控制采用Verilog硬件描述语言[8]进行编写,图4为Quartus Ⅱ中FPGA连接A/D芯片与ARM系统的顶层模块图。
图4 Quartus Ⅱ中FPGA连接A/D芯片与ARM系统的顶层模块图
由A/D转换输出转换后的8位数字信号,可以从Quartus Ⅱ内置的逻辑分析仪中读取,图5为通过Quartus Ⅱ软件内置逻辑分析仪查看读取数据值的截图。从图5中可以看出在读写方式中,在WR/RDY的上升沿开始启动转换,到INT的下降沿转换完成,转换时间可通过时间标尺计算出来,为24×40=960 ns,之后就可以通过RD的上升沿开始读取转换后的数据到数据总线中,如图5中的XDD以及YDD。因为单片机的处理速度一般都低于A/D转换芯片的速度,故将XDD与YDD的数据存储到FPGA中的FIFO中,FIFO便起到数据缓冲的作用[3], 以备接下来单片机对数据进行读取。
3.2 ARM系统接收FPGA数据
图6为FPGA与ARM相连接部分的传输接口框图。ARM系统主要控制数据采集的启动和采集结束后对数据的显示和存储,在数据采集的过程中,ARM处理器系统读取FPGA中的数据,实际上是读取FIFO中的数据。FIFO的容量可以通过软件进行设置,它有两个状态显示信号,分别为ALFUL和EMPTY,ALFUL是指FIFO接近满,当ALFUL从低电平变为高电平后,ARM单片机系统就可以发送RDFIFO信号来读取FIFO中的数据输出端口的数据,当FIFO中的EMPTY信号从低电平变为高电平,表明FIFO中已无数据可读,ARM单片机就开始等待ALFUL的跳变进行下一次的读取[7,9]。
图5 通过Quartus Ⅱ软件内置逻辑分析仪查看读取的数据
3.3 加速度数据显示和存储[9]
由ARM系统采集到的数据可通过
串口线发送到上位机进行实时显示,也可以通过模拟IDE通信协议储存到IDE硬盘中。 LPC2210通过串口线与上位机进行通信主要是应用ARM芯片LPC2210中的通用异步接收/发送装置UART0,而使用LPC2210的通用可编程I/O口,可以模拟产生IDE硬盘的读写时序[10],实现对存储设备的读写操作。这样可以实现加速度数据的显示和存储。
图6 FPGA与ARM数据传输接口框图
4 结 语
这里介绍一种MEMS器件微加速度计的数据采集设计方案,结合当前应用广泛的处理芯片ARM和FPGA,给出了一种配置灵活、通用性强的数据采集方案。实验中可准确采集美新加速度计MXR6150G/M的加速度信号,采集到的信号既可以在上位机实时显示,又可以存储在IDE接口硬盘中,达到了数据显示和存储的目的。
参考文献
[1]苑广欣,郝永平,张启东.用于微惯性测量单元的FPGA数据采集系统[J].国外电子测量技术,2008,27(9):4_7.
[2]李绪友,梁辉,邹继斌.捷联式惯导系统中加速度计的数据采集[J].传感器技术,2005,24(6):20_22.
[3]景艳,黄士坦,张遂南.一种基于FPGA实现的高速缓存设计[J].微机发展,2005,15(9):141_144.
[4]廖义奎.ARM与FPGA综合设计及应用[M].北京:中国电力出版社,2008.
[5]石伟锋,韩兵.基于MCU+FPGA架构的智能数据采集系统[J].计算机仿真,2005,22(8):246_249.
[6]褚振勇,翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社,2002.
[7]周立功.ARM嵌入式系统基础教程[M].北京:北京航空航天大学出版社,2005.
[8]夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2003.
[9]周立功.ARM嵌入式系统实验教程(一)[M].北京:北京航空航天大学出版社,2004.
[10]潘建国,阙沛文,雷华明.基于FPGA的高速大容量数据采集系统设计[J].电子测量技术,2008,27(9):166_169.
作者简介 秦 奎 男,1985年出生,山东泰安人,硕士研究生。研究方向为FPGA数字系统设计。
张卫平 男,1971年出生,副教授。研究方向为微机电系统及集成技术。
陈文元 男,1944年出生,教授,博士生导师。研究方向为微机电系统。
关键词：嵌入式系统；arm；微处理器；rtos
1 引言
随着计算机技术、网络技术和微电子技术的深入发展，嵌入式系统的应用无处不在。
arm是目前公认的业界领先的32位嵌入式risc（精简指令计算机）微处理器。arm技术日益成熟和不断发展，正在逐步渗入到我们生活的各个方面。
本文从实际出发，首先介绍嵌入式系统的基本概念，随之重点阐述了由arm微处理器构成的嵌入式系统（简称arm嵌入式系统）的基础知识，最后分析了arm技术的产业化发展过程及发展趋势。
2 嵌入式系统
2.1 嵌入式系统的概念
嵌入式系统的英文叫做embedded system，是一种包括硬件和软件的完整的计算机系统，但又跟通用计算机系统不同。嵌入式系统的定义是：“嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可剪裁，适用于应用系统对功能、可靠性、成本、体积和功耗有严格要求的专用计算机系统。”嵌入式系统所用的计算机是嵌入到被控对象中的专用微处理器，但是功能比通用计算机专门化，具有通用计算机所不能具备的针对某个方面特别设计的、合适的运算速度、高可靠性和较低比较成本的专用计算机系统。
2.2 嵌入式系统的架构
嵌入式系统作为一类特殊的计算机系统，自底向上包含有3个部分，如图1所示。
（1）硬件环境：是整个嵌入式操作系统和应用程序运行的硬件平台，硬件平台包括嵌入式处理器和设备。嵌入式处理器是嵌入式系统的核心，是控制、辅助系统运行的硬件单元。
（2）嵌入式操作系统：完成嵌入式应用的任务调度和控制等核心功能。具有内核较精简、可配置、与高层应用紧密关联等特点。嵌入式操作系统具有相对不变性。
（3）嵌入式应用程序：运行于操作系统之上，利用操作系统提供的机制完成特定功能的嵌入式应用。不同的系统需要设计不同的嵌入式应用程序。
3 arm嵌入式系统
3.1 什么是arm
arm是advanced risc machines的缩写，是微处理器行业的一家知名企业，该企业设计了大量廉价、高性能、低功耗的risc处理器、相关技术及软件。
arm技术有很好的性能和功效，其合作伙伴包括世界许多顶级的半导体公司。目前，共有30家半导体公司与arm签订了硬件技术使用许可协议，其中包括intel、ibm、lg半导体、nec、sony、philips和国家半导体这样的大公司。可以说，arm不仅仅代表一个公司，代表了一类微处理器，代表了一种技术，还代表了一种新型的产业发展模式。
3.2 arm处理器核系列及应用
arm公司开发了一系列arm处理器核。目前最新的系列已经是arm11了。arm6及更早的系列已经罕见了，arm7以后的核也不是都获得广泛应用。目前应用最多的是arm7系列、arm9系列、arm9e系列、arm10系列、securcore系列、intel的strongarm 、xscale系列。
arm7系列：包括arm7tdmi、arm7tdmi-s、带有高速缓存处理器宏单元的arm720t和扩充了iazelle 的arm7ej-s。该系列广泛应用于多媒体和嵌入式设备，包括internet设备、网络和调制解调器设备以及移动电话、pda等无线设备。
arm9系列：包括arm9tdmi、arm920t和带有高速缓存处理器宏单元的arm940t。该系列主要应用于引擎管理、仪器仪表、安全系统、机顶盒、高端打印机、pda、网络电脑以及带有mp3音频和mpeg4视频多媒体格式的智能电话中。
arm9e系列：为综合处理器，包括arm926ej-s、带有高速缓存处理宏单元的arm966e-s/arm946e-s。该系列强化了数字信号处理功能，可应用于需要dsp与微控制器结合使用的情况，将thumb技术和dsp都扩展到arm指令集中，并具有embeddedice-rt逻辑，更好地适应了实时系统的开发需要。
arm10系列：包括arm1020e和arm1020e微处理器核。其核心在于使用向量浮点（vfp）单元vfp10提供高性能的浮点解决方案，从而极大地提高了处理器的整型和浮点运算性能，为用户界面的2d和3d图形引擎应用夯实基础，如视频游戏机和高性能打印机等。
securcore系列：包括sc100、sc110、sc200和sc210处理器核。该系列主要针对新兴的安全市场，以一种全新的安全处理器设计为智能卡和其他安全ic开发提供独特的32位系统设计，并具有特定的反伪造方法，从而有助于防止对硬件和软件的盗版。
strongarm系列：strongarm处理器将intel处理器技术和arm体系结构融为一体，致力于为手提式通信和消费电子类设备提供理想的解决方案。
xscale系列：提供全性能、高性价比和低功耗的解决方案，支持16位thumb指令和dsp指令。
3.3 arm微处理器的特点
采用risc体系架构的arm微处理器一般有如下特点:
（1）体积小、低功耗、低成本、高性能；
（2）支持thumb(16位)/arm（32位）双指令集，能很好的兼容8位/16位器件；
（3）大量使用寄存器，指令执行速度更快；
（4）大多数数据操作都在寄存器中完成；
（5）寻址方式灵活简单，执行效率高；
（6）指令长度固定。
3.4 arm微处理器的指令结构
arm微处理器在较新的体系结构中支持两种指令集：arm指令集和thumb指令集。其中，arm指令为32位的长度，thumb指令为16位长度。thumb指令集为arm指令集的功能子集，但与等价的arm代码相比较，可节省30％-40％以上的存储空间，同时具备32位代码的所有优点。
3.5 arm嵌入式系统开发工具及调试方法
arm处理器产品作为一种高性能、低功耗的处理器产品，现在已经得到广泛的应用，
arm开发工具也因此得到发展，除arm公司自己推出arm集成开发工具外，还有一些公司也研发arm开发工具。目前市场上有arm sdt、arm ads、multi 2000、hitools for arm、embest ide for arm五种集成开发环境。这些产品在国内有相对较畅通的销售渠道，用户容易购买。前三种由国外厂商出品，历史比较悠久，在全球范围内应用较为广泛，后两种由国内厂商推出，具有很高的性价比。
arm应用软件的开发工具根据功能的不同，分别有编译软件、汇编软件、链接软件、调试软件、嵌入式实时操作系统、函数库、评估板、jtag仿真器、在线仿真器等，
用户选用arm处理器开发嵌入式系统时，选择合适的开发工具可以加快开发进度，节省开发成本。因此一套含有编辑软件、编译软件、汇编软件、链接软件、调试软件、工程管理及函数库的集成开发环境（ide）一般来说是必不可少的，至于嵌入式实时操作系统、评估板等其他开发工具则可以根据应用软件规模和开发计划选用。目前常见的调试方法有以下几种。
（1）指令集模拟器。
部分集成开发环境提供了指令集模拟器，可方便用户在pc机上完成一部分简单的调试工作，但是由于指令集模拟器与真实的硬件环境相差很大，因此即使用户使用指令集模拟器调试通过的程序也有可能无法在真实的硬件环境下运行，用户最终必须在硬件平台上完成整个应用的开发。
（2）驻留监控软件。
驻留监控软件（resident monitors）是一段运行在目标板上的程序，集成开发环境中的调试软件通过以太网口、并行端口、串行端口等通讯端口与驻留监控软件进行交互，由调试软件命令通知驻留监控软件控制程序的执行、读写存储器、读写寄存器、设置断点等。
驻留监控软件是一种比较低廉有效的调试方式，不需要任何其他的硬件调试和仿真设备。arm公司的angel就是该类软件，大部分嵌入式实时操作系统也是采用该类软件进行调试，不同的是在嵌入式实时操作系统中，驻留监控软件是作为操作系统的一个任务存在的。
驻留监控软件的不便之处在于它对硬件设备的要求比较高，一般在硬件稳定之后才能进行应用软件的开发，同时它占用目标板上的一部分资源，而且不能对程序的全速运行进行完全仿真，所以对一些要求严格的情况不是很适合。
（3）jtag仿真器。
jtag仿真器也称为jtag调试器，是通过arm芯片的jtag边界扫描口进行调试的设备。jtag仿真器比较便宜，连接比较方便，通过现有的jtag边界扫描口与 arm cpu 核通信，属于完全非插入式(即不使用片上资源)调试，它无需目标存储器，不占用目标系统的任何端口，而这些是驻留监控软件所必需的。另外，由于jtag调试的目标程序是在目标板上执行，仿真更接近于目标硬件，因此，许多接口问题，如高频操作限制、ac和dc参数不匹配，电线长度的限制等被最小化了。使用集成开发环境配合jtag仿真器进行开发是目前采用最多的一种调试方式。目前国际市场上较流行的两种jtag仿真器：epi公司的jeeni和arm公司的multi-ice。
（4）在线仿真器。
在线仿真器使用仿真头完全取代目标板上的cpu，可以完全仿真arm芯片的行为，提供更加深入的调试功能。但这类仿真器为了能够全速仿真时钟速度高于100mhz的处理器，通常必须采用极其复杂的设计和工艺，因而其价格比较昂贵。在线仿真器通常用在arm的硬件开发中，在软件的开发中较少使用，其价格高昂也是在线仿真器难以普及的因素。
另外国际市场上较流行的有两种jtag仿真器：epi公司的jeeni和arm公司的multi-ice。
4 arm嵌入式系统的实时性要求
4.1 嵌入式系统软件需要rtos开发平台
通用计算机具有完善的操作系统和应用程序接口(api)，是计算机基本组成不可分离的一部分，应用程序的开发以及完成后的软件都在os平台上面运行，但一般不是实时的。嵌入式系统则不同，应用程序可以没有操作系统直接在芯片上运行；但是为了合理地调度多任务、利用系统资源、系统函数以及和专家库函数接口，用户必须自行选配rtos开发平台，这样才能保证程序执行的实时性、可靠性，并减少开发时间，保障软件质量。
4.2 rtos
rtos是英文real time multi-tasking operation system的缩写，即实时多任务操作系统。它是嵌入式应用软件的基础和开发平台。目前在中国大多数嵌入式软件开发还是基于处理器直接编写，没有采用商品化的rtos，不能将系统软件和应用软件分开处理。rtos最关键的部分是实时多任务内核，它的基本功能包括任务管理、定时器管理、存储器管理、资源管理、事件管理、系统管理、消息管理、队列管理、旗语管理等，这些管理功能是通过内核服务函数形式交给用户调用的，也就是rtos的api。rtos的引入，对嵌入式软件的标准化和加速知识创新是一个里程碑。
5 嵌入式系统的信息产业化发展
5.1 arm技术的应用领域
现在，嵌入式技术无处不在，arm几乎成为嵌入式技术的代名词。作为一种16/32位高性能、低成本、低功耗的嵌入式risc微处理器，arm微处理器目前已经成为应用广泛的嵌入式微处理器。arm微处理器及技术的应用几乎已经深入到各个领域。
(1)工业控制领域：作为32位的risc架构，基于arm核的微控制器芯片不但占据了高端微控制器市场的大部分市场份额，同时也逐渐向低端微控制器应用领域扩展，arm控制器的低功耗、高性价比，向传统的8位/16位微控制器提出了挑战。
(2)无线通讯领域：目前已有超过85％的无线通讯设备采用了arm技术，arm以其高性能和低成本，在该领域的地位日益巩固。
(3)网络应用：随着宽带技术的推广，采用arm技术的adsl芯片正逐步获得竞争优势。此外，arm在语音及视频处理上进行了优化，并获得广泛支持，也对dsp的应用领域提出了挑战。
(4)消费类电子产品：arm技术在目前流行的数字音频播放器、数字机顶盒和游戏机中得到广泛应用。
(5)成像和安全产品：现在流行的数码相机和打印机中绝大部分采用arm技术。手机中的32位sim智能卡也采用了arm技术。
除此以外，arm微处理器及技术还应用到许多不同的领域，并会在将来取得更加广泛的应用。
5.2 嵌入式系统产业化发展
市场需求为嵌入式系统产业化发展注入巨大推动力。嵌入式系统的市场是巨大的，市场需求是嵌入式系统产业化发展的巨大推动力。据报告，10%～20%的计算机芯片是为台式或便携式电脑设计的，80%～90%的计算机芯片是为嵌入式设备设计的，这意味着每年有10亿至20亿个cpu是为嵌入式设备设计制造的。2003年，全球嵌入式系统产品的产值已达2000亿美元，估计全世界嵌入式系统产品潜在的市场将超过10 000亿美元。世界范围内嵌入式系统带来的工业年产值已超过了1万亿美元。
6 结语
随着半导体工艺技术的发展及系统设计水平的提高，arm技术将会不断的变化和进步，arm技术的应用领域会再次扩大，arm技术带来的工业产值将会剧增，arm技术产品的市场前景更加美好。总之，arm技术的不断创新会给人类社会生活带来奇迹和享受。
参考文献
［1］arm公司.arm architecture reference manual［m］.arm公司，2000.
［2］周立功.arm嵌入式系统基础教程［m］.北京：北京航空航天大学出版社，2005.
［3］郑文波，曹金安.嵌入式系统的产业化发展——市场、技术与前景［j］.自动化博览，2005，(1):17.
［4］罗蕾.嵌入式实时操作系统及应用开发［m］.北京：北京航空航天出版社，2005.
关键词： FPGA；ARM；并行处理
中图分类号：TP311.52 文献标识码：A 文章编号：1007—9599 （2012） 14—0000—02
一、前言
随着数字图像技术的发展，嵌入式图像处理系统[1]被广泛应用于军事、交通、安全的等领域。人们对数字图像处理系统的需求趋向于高分辨率，高实时性，高质量，小型化。但因为嵌入式系统处理器受功耗，成本，体积方面的限制，图像处理的速度的问题成为设计中很难突破的瓶颈。
本文提出一种基于ARMARM（Advanced RISC Machines，高级精简指令处理器）和FPGA（Fidd Programmable Gate Array，现场可编程门阵列）[2]的图像处理系统，其利用FPGA高速、资源丰富的优点实现图像的高速采集与数据的并行处理。利用ARM的有操作系统支持与开发方便的优点实现了系统很好的应用层交互。虽然该系统架构可以通过集成有powerPC的FPGA或DSP加ARM来实现等同的功能，但成本却要高出很多。
二、系统的总体设计
系统总体设计框如图1所示。
COMS传感器采集图像并以VGA格式传输。A＼D模块将VGA格式的模拟信号转换成RGB信号，其由FPGA的采样模块作为控制器。FPGA中初始模块模拟SCCB时序对COMS传感器进行模式初始化。控制模块接收ARM的使能与复位信号。数据模块实现图像中值滤波的并行处理。ARM处理器运行Linux操作系统并将底层功能，封装成设备文件，提供应用接口。ARM模块中包含FLASH与RAM。FPGA模块通过双口RAM与ARM模块进行数据传输。
三、系统结构单元的设计
（一） COMS传感器单元
系统采用OV7670摄像头作为图像传感器，有640*480和320*240两种分辨率，支持SXVGA，VGA，QVGA，QQVGA，CIF，QCIF，QQCIF多种图像格式，其上有SCCB接口和VGA接口。本系统采用VGA格式，系统运行后被初始化为帧速率为10fps，量化深度为10。
（二） FPGA单元
FPGA单元分为初始化模块、控制模块、数据处理模块、采样模块负责控制图像的采集、数据处理、以及与ARM之间的传输。基于系统的需求和低成本的目标，采用了Xilinx公司的XC3S250，属于Spartan3E系列。其有25万门容量，包含4个DCM（Digital Clock Manager，数字时钟管理模块），足以胜任COMS初始化，采样控制器，数据处理与传输的工作，而且单片价格不到30元。
FPGA单元中的初始化模块通过模拟SCCB时序，对COMS传感器进行初始化。因为传输中只有一个主机和一个从机，FPGA只模拟SIO_C和SIO_D两个信号的简单的读写时序。
采样模块模拟A/D转换控制器的状态机逻辑，配合AD0809芯片完成VGA数据到RGB数据的转换。相比于采用单片机作为控制器，用FPGA实现控制器具有更高的速度。相比于采用DSP作为控制器，FPGA具有低成本、高集成度的优势。
数据处理模块采用分割子图的方案，将图像数据分割成两个子图，并分别用两条图像处理运算单元对子图进行处理，结构上实现了处理的并行化。其中处理过程是通过用Verilog，HDL[3]语言描述中值滤波算法[4]，综合后硬件化的算法处理逻辑。
（三） ARM单元
ARM单元其主要为用户提供一应用层交互平台，可以根据用户的需求自由定制。本系统采用S3C2440的处理器，同时采用了一片FLASH和一片SDRAM，FLASH有32M，用于存放系统镜像，SDRAM有32M用作内存。ARM平台上运行Linux操作系统，并将下层对FPGA单元的控制与数据传输封装成设备驱动，以适应多种应用。
四、系统主要模块的工作原理与实现
（一） FPGA实现数据并行处理
FPGA数据处理模块采用分割子图的方案，将一幅图像分成两个子图，每个子图由一个运算处理单元来进行中值滤波处理。实现了结构上的并行化，相当于双核处理。因为大多数图像算法在对图像处理时，对靠近边缘的像素的处理效果都不是很好。在划分子图时又增加边缘像素，位于分割线的两旁的像素的处理效果肯定会受到影响。为了使分割处理的效果等效于未分割处理。系统采用冗余分割的方法划分子图[5]，如图2所示。
图2 子图的冗余分割
数据处理模块将图像分成两部分时，使两个子图都多出一部分，然后进行并行处理，在将图像还原时，两个子图分别丢弃靠近边缘的部分，用内部像素点组成完整图像。就避免了分割图像带来的边缘影响。在实现中，图像分割是从像素行开始进行的，并未像图2中对完整的图像进行划分。系统采用640*480的分辨率，每个运算单元取326的行像素作为输入，320的像素作为输出。
（二） FPGA单元与ARM单元数据的传输
FPGA单元通过一个8Kbyte双口SRAM与ARM单元之间传输图像数据。把8K的SRAM 划分成两个大小为4K的SRAM，设为SRAMl和SRAM2。每片SRAM一次存储六行图像数据。同一时刻，一片用于存储图像数据，另一片用于外部ARM 对图像数据的读取。两块SRAM存储区乒乓式切换。切换时FPGA通过外部中断通知ARM单元。
ARM对FPGA单元的控制只包括使能与复位两种操作，ARM单元通过GPIO来实现对FPGA单元的控制。
五、结束语
本文介绍一个基于FPGA和ARM的图像处理系统，其采用并行运算单元结构，实现了图像的采集和中值滤波处理。ARM单元为上层应用提供了方便的交互接口，FPGA的运算单元可以灵活设计。为图像识别算法的实验提供了平台。
参考文献：
[1][美]Rafael C.Gonzalez著.阮秋琦等译. 数字图像处理（第二版）[M].电子工业出版社，2007
[2]刘岚，黄秋元，陈适.FPGA应用技术基础教程[M].北京：电子工业出版社，2009
[3][美]Samir Palnitkar著.夏雨闻等译.Verilog HDL数字设计与综合.电子工业出版社，2004
[4]徐大鹏，李从善.基于FPGA 的数字图像中值滤波器设计[J].电子器件，2006，29（4）：114—117
紧跟ARM步调
不少业内人士提到全志A31芯片方案时都不得不感叹“功耗和发热量真的控制得不错”，而在深入研究全志A31芯片方案的功耗效率以前，首先得了解其拥有的ARM Cortex-A7四核处理器——ARM史上功耗效率比最高的处理器！ARM用“再也没有小材大用，再也没有力所不及”的话形容ARM Cortex-A7四核处理器。作为ARM 2011年末的处理器产品，Cortex-A7改变了旧有的CortexA9时代一味通过提升主频改善性能的设计思路，转而采用来MPCore多核架构，在带来性能提升的同时也避免了Cortex-A9功耗大，发热高的致命弱点。Cortex-A7 处理器的微体系结构侧重于提供最佳能效，单个Cortex-A7处理器的能源效率是ARM Cortex-A8处理器的5倍，性能提升50%，而尺寸仅为后者的五分之一。
专聘电源管家
全志A31芯片方案不但拥有ARM史上功耗效率最高的ARM Cortex-A7四核处理器，更配备了专门的智能电源管理芯片AXP221，A31在其配合下可实现电源动态管理，根据用户应用和当前负载动态调整电压大小，从而高效利用电量。同时，A31还配备了一颗专门用于超低功耗管理的核心，实现了超长待机和续航。此外，昂达一类厂商还为旗下A31方案产品加入了快速充电技术，通过21路电源输出、五路大电流DC-DC等元素，将充电速度提升80%，再配合大容量锂聚合物电池，减小了充电对平板电脑的影响。
全志A31电源效率实测
关键词：ARM；FPGA；图像采集；CMOS；Linux
中图分类号：TP391文献标识码：A文章编号：1009-3044(2012)01-0211-03
The Design of Image Acquisition System Based FPGA and ARM
ZHONG Lei, HAN Jin
(Shandong University of Science and Technology, Qingdao 266590, China)
Abstract: In order to solve the question of accuracy and real-time in image data acquisition process,the method that designing image acquisition system based FPGA and ARM is put forward.This system uses CMOS image sensor to capture image analog signals outside into digital signals,and uses FPGA to control image sensor to complete the work.It is to do with acquisition data through the control from ARM to FPGA,and use embedded Linux operation system to achieve real-time control of FPGA.This system is low power,high performance,do improve the accuracy and real-time.
Key words: ARM;FPGA; image acquisition; CMOS; Linux
图像处理技术的快速发展，使得图像采集处理系统在提高工业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机，有的基于CCD摄像机、解码器、FPGA和DSP，而有的基于CMOS图像传感器芯片、FPGA和DSP，但在准确性和实时性方面都不理想[1]。本文结合实际系统中的前端图像处理和图像数据传输需要，充分利用ARM的灵活性和FPGA的并行性特点，设计了一种基于ARM和FPGA的图像快速采集传输系统，采用基于Marvell的PXA310处理器和Linux的开发平台，而FPGA采用Xilinx公司的Spartan-3XC3S1000来实现本系统的设计。
1系统的总体设计
本系统的总体设计如图1所示，其中图像传感器模块负责图像采集，FPGA用来控制CMOS图像传感器芯片，PXA310负责图像数据的交换、以太网芯片的控制及UDP／IP协议的实现，以太网模块主要实现以太网数据传输，SDRAM用于存储图像数据，FLASH为程序存储器。
系统工作时，先由FPGA将CMOS传感器采集的数据存储到双口SRAM，再由PXA310从FPGA的双口SRAM中读取数据并存储到SDRAM，存满一帧图像数据后，PXA310便通过以太网芯片将数据发送给上位机。
2系统硬件设计
2.1图像采集模块
本系统采用OV9650作为图像采集传感器。OV9650是Omni Vision公司的彩色CMOS图像传感器，可支持SXVGA，VGA，QV? GA，QQVGA，CIF，QCIF，QQCIF模式和SCCB接口，并具有自动曝光控制、自动增益控制、自动白平衡、自动带通滤波、自动黑级校准 等功能。OV9650的最大帧速率在VGA格式时为30 fps，在SXVGA格式时为15 fps。本系统采用VGA格式[2]。
FPGA主要用于图像传感器的控制、图像数据的缓存及芯片时序的产生。考虑到图像处理算法的实现需要，本系统选用了Xilinx公司的XC3S1000，它属于SPARTAN-3系列，容量为100万门。在本设计中，FPGA通常运行于80 MHz，XC3S1000与OV9650的接口电路如图2所示，FPGA的内部结构包括CMOS控制单元、SC-CB接口单元、双口RAM单元、FIFO单元等，其中CMOS控制单元又包括帧同步模块、场同步模块、像素时钟模块等。
2.2 ARM处理器模块
本系统的ARM处理器选用PXA310，用于实现图像数据交换和以太网数据传输等功能。PXA310是Marvell公司推出的基于In? ter-XScale架构的微处理器，运行频率最高为625MHz，带有丰富的串行外设接口，并可支持各种存储器芯片[3]。
本系统采用两片SDRAM和两片FLASH存储器，其中SDRAM用于图像数据暂存，选用SAMSUNG公司的K4S561632C-TC75，容量为32 MB。而FLASH程序存储器则选用Intel公司的E28F128J3A-150来作为NOR FLASH，容量为16 MB。
2.3以太网传输模块
本系统的以太网芯片选用LAN91C113，这是SMSC公司推出的快速以太网10／100 Mbps控制器，支持多种嵌入式处理器主机接口。LAN91C1B内部有8 KB的FIFO，可用于接收和发送数据的存储。此外，LAN91C113芯片还集成了CSMA／CD协议的MAC(媒体访问控制层)和PHY(物理层)，IEEE802.3／802.3u-100BASE-TX／10Base-T规范。本系统中，LAN91C113的串行EEPROM接口与AT93C46相连。PXA310访问LAN91C113采用异步静态存储器方式，LAN91C113的地址使能信号AEN与PXA310的静态芯片片选四相连。PXA310与LAN91C113接口如图3所示。
3系统主要模块的软件实现
3.1 FPGA图像采集的实现
OV9650的数据输出采用Bayer原始数据输出格式，每个象素同时只输出一种颜色，奇数扫描行输出RGRG…，偶数扫描行输出GBGB…，FPGA负责图像传感器数据的采集。上电后，系统首先对CMOS图像采集芯片进行初始化，以确定其工作模式，这些参数受OV9650内部相应寄存器值的控制，FPGA通过控制SCCB总线来完成参数的配置。
为控制FPGA实现数据采集，需要一个FPGA模块的驱动程序，在系统中FPGA模块会在新采集的数据量达到阀值后向PXA310发出中断信号，驱动程序接受并处理这个中断。
驱动程序实现的主要功能有初始化FPGA模块，注册FPGA设备，申请中断号；接受FPGA模块的中断信号，并进行中断处理；通过DMA通知应用程序有新数据到达；将FPGA的存储空间映射到用户进程空间。
我们使用Linux内核中提供的两个宏module_init()和module_exit()来对模块[4]进行注册于卸载：
module_init(FPGA_init);
module_exit(FPGA_exit);
首先，我们需要对FPGA模块进行初始化：
struct file_operations fpga_fops = {
.open = fpga_open,
.ioctl = fpga_ioctl,
.fasyne = fpga_fasync,
.release = fpga_release,
.mmap = fpga_mmap,
};
然后，我们需要对FPGA设备进行注册：
register_chrdev_region(devno,1,”fpga_fops”);
cdev_init(&dev.cdev,&fpga_fops);
dev.cdev.owner = THIS_MODULE;
cdev_add(&dev.cdev,devno,1);
最后，在驱动程序结束时我们需要对设备进行卸载：
cdev_del(&dev.cdev);
unregister_chrdev_region(MKDEV(fpga_major,0),1);
3.2 FPGA与ARM的数据交换
FPGA内部用一个8 KByte双口SRAM作为图像存储区。为了实现图像数据的实时采集
与处理，应使图像数据的采集与外部图像数据的读取同时进行，因此本系统采用双缓存结构。
实现方法是把8 KB的SRAM划分成两个大小为4 KB的SRAM(设为SRAM1和SRAM2)，每片SRAM一次存储六行图像数据，这样，在同一时刻，一片可用于存储图像数据，另一片可用于外部ARM对图像数据的读取。两块SRAM存储区乒乓式切换，当图像数据写满SRAM1时，FPGA向ARM发送一个中断信号，ARM响应中断并读取SRAM1中的图像数据，同时将其写入到SDRAM中。之后，图像传感器的数据将写入SRAM2，当图像数据写满SRAM2时，FPGA也向ARM发送一个中断信号，ARM响应中断并读取SRAM2中的图像数据，同时将其写人到SDRAM中。之后，图像传感器的数据将再次写入SRAM1。
3.3以太网数据传输的实现
为实现图像数据的网络传输，本系统基于PXA310开发了UDP／IP协议实现程序，以将图像数据存储在SDRAM中。一个完整的数据帧格式包括以太网头、IP头、UDP头和一行图像数据，其系统工作流程图见图4所示。
上电后，系统将等待FPGA中断，如果中断产生，则由PXA310读取FPGA中的数据并写到SDRAM中。然后判断是否读完一帧图像数据，若读完，则发送UDP包，并将图像数据通过以太网发送到上位机，否则继续等待FPGA中断。
4结束语
本文给出了基于ARM和FPGA的实时高数据图像采集系统，ARM具有成本低、功能丰富、开发简单，FPGA可以设计为各种逻辑功能，设计灵活并且并行处理，因此运行速度快，适合于高速场合。利用两者的优点所构建的ARM和FPGA平台具有更好的处理速度和处理能力，可以满足实时性的要求。随着ARM和FPGA综合激活素的发展，ARM和FPGA综合技术正在向着并行运算技术以及分布式运算技术方向发展。
参考文献：
[1]朴现磊,熊继军,沈三民.基于FPGA的高速数据采集系统的设计[J].微计算机信息,2008,24(2): 209-211.
[2]梁志毅.基于ARM Linux的高速数据采集技术研究[D].北京:北京交通大学,2006.
[3]杨庭栋.多媒体处理器PXA310在智能手机中的应用研究[D].上海:上海交通大学,2010.
[4]弓雷.ARM嵌入式Linux系统开发详解[M].北京:清华大学出版社,2010:38-88.
[5]宋宝华.Linux设备驱动开发详解[M].北京:人民邮电出版社,2008:75-111.
[6]冯忠岭,童英华.嵌入式Linux的设备驱动程序设计及交叉编译[J].计算机工程与应用,2008,44(6):121-123.
[7]王洪辉.嵌入式系统Linux内核开发实战指南（ARM平台）[M].北京:电子工业出版社,2009:43-54.
关键词：WLAN；嵌入式；S3C2410；SDIO
中图分类号：TN9198文献标识码：B文章编号：1004373X(2008)1904504
Embedded Video Communications Terminal Design Based on ARM
MIAO Zhuang,HUA Nan
(Xi′an International University,Xi′an,710077,China)
Abstract：Along with the widespread application of the Wireless Local Area Network (WLAN),how to employ WLAN technology to carry on video communication in the embedded system becomes a hot spot.This article proposes an embedded video communication system based on WLAN and the ARM,which takes SAMSUNG S3C2410 as the core hardware platform,SDIO as the interface,Windows CE as the operating system design proposal,including hardware composition,interface design,software flow as well as actuation development.Through the test analysis,it can realize the wireless transmission of video information with the characteristics of simple structure,stability,low cost,and high performance.There are a broad prospect and market potential to apply it in such fields as warehousing,bank,military installation,family,intelligent plot monitoring and so on.
Keywords：WLAN;embedded;S3C2410;SDIO
1 引 言
近年来，无线局域网WLAN(Wireless Local Area Network)得到了很大的发展与普及，WLAN 标准IEEE802.11X 引入了直接序列扩频技术,能提供高达54 Mb/s的数据速率，为支持各种多媒体分组业务打下了基础，同时无线局域网还可以实现许多新的应用，已成为提高工作效率及生产率不可缺少的方式。目前，IEEE802.11X无线局域网标准已在语音通信、无线办公等领域得到广泛应用，但主要还是局限在PC机、笔记本电脑等通用平台的无线通信［1,2］。随着无线局域网在信息家电、工业控制、移动手持设备等嵌入式环境中的应用需求日益增多，如何在嵌入式系统中整合WLAN宽带通信技术，将成为嵌入式系统应用中的一个热点。
ARM处理器由于体积小、功耗低、应用方案灵活、支持软件丰富、成本低等特点近年来得到广泛发展已经应于与消费电子产品、无线通讯等领域，而且ARM技术是嵌入式系统方面的主流技术［3-5］。目前市场上的ARM芯片速度可达几百兆赫兹，以此作为主控芯片可在硬件上实现高速、高精度的视频采集处理通信系统。YL2410是一款基于SAMSUNG S3C2410 ARM920T处理器的高端嵌入式设备开发平台，支持嵌入式设备的软硬件开发［6］。本设计是一个基于WLAN无线网络和ARM处理器的嵌入式通信终端系统，该系统带有高性能的嵌入式处理器，支持嵌入式Windows CE操作系统，WLAN无线传输和液晶屏显示，具有低功耗和高性能的特点。
2 系统总体设计
嵌入式系统的开发多采用模块化的思想，首先在开发板上进行，然后根据实际性能再做进一步开发。本设计在YL2410平台上开发以SAMSUNG S3C2410高性能嵌入式处理器为核心硬件平台，以嵌入式Windows CE为操作系统，以802.11b/g无线通信模块WM3236A为核心通信单元，基于WLAN的嵌入式无线通信终端。根据功能需求及市场上的成熟技术，终端系统采用“硬件平台＋嵌入式操作系统＋应用软件”的系统架构来设计。硬件平台以SAMSUNG的S3C2410为核心，并辅以必要的设备。这款芯片基于ARM920T内核，带有丰富的接口，是一款性价比很高的ARM核SOC芯片。软件部分包括嵌入式操作系统和应用软件。这里采用Windows CE作为嵌入式操作系统，因为Windows CE是开放源代码的实时操作系统，采用模块化的设计，开发平台友好，应用层软件主要是视频信号处理程序和网络传输协议程序［7］。
3 系统硬件设计
该嵌入式无线通信终端系统的硬件主要是由SAMSUNG S3C2410 ARM920T架构嵌入式处理器(203 MHz主频)、80211b/g无线通信模块WM3236A、SDRAM(64 MB)、FLASH(64 MB)、TFT LCD液晶屏(真彩，分辨率1 024×768)、触摸屏(四线电阻式)、电源管理模块以及人机接口模块组成，系统硬件组成如图1所示。
3.1 嵌入式微处理器
嵌入式微处理器是嵌入式系统的核心，一般具有以下特点：功耗低，适用于便携式无线及移动的计算和通信设备；支持实时多任务；中断响应时间短。S3C2410是SAMSUNG公司开发的一款以ARM920T为核心的16/32位嵌入式处理器，主要面向手持设备及高性价比、低功耗的应用［8,9］。其主要特性如下：基于ARM920T内核，自带16 kB的指令缓存和16 kB的数据缓存以及MMU单元，工作时钟频率最高可达203 MHz，拥有丰富的片内外设，如USB(一个Host，一个Device)、SDRAM控制器、LCD和触摸屏控制器、UART(三个)、DMA、Timer、RTC、IIS、IIC、SPI等，同时还有丰富的IO端口资源，是一款性价比很高的ARM核SOC芯片。
3.2 WLAN通信模块
4.3.3 客户端驱动
SDIO 协议栈提供了一个同步接口，客户端驱动可以发送同步或异步命令到客户端。其通信过程如下：首先，总线驱动确定SD 设备的类型；然后，总线驱动根据设备类型加载客户驱动，并使用相应的协议与设备通信。总线驱动从SD 设备加载客户驱动时支持热插拔。
客户端驱动支持标准的流存取函数，并在设备加载
或卸载时调用这些函数。这些函数中只有XXXInit (Device Manager) and XXXDeinit (Device Manager)是必须的。为了给设备提供应用程序接口，一般还需要更多的存取操作函数，如：XXXOpen (Device Manager),XXXClose (Device Manager),XXXWrite (Device Manager),XXXRead (Device Manager),XXXSeek (Device Manager)和XXXIOControl (Device Manager)。客户端驱动的存取函数必须包含在相应的sources 文件里。
5 结 语
本系统在单片机系统上扩展无线传输模块，通过WLAN进行视频传输。采用了单片WLAN无线收发集成芯片，结构简洁，稳定可靠。同时采用了以ARM920T为核心的ARM单片机微控制器，性价比高、功耗低。接口方面采用目前主流的SDIO接口，技术成熟，通用性好。操作系统采用Windows CE 6.0版本，易于移植，资源丰富。目前，已完成了终端软硬件的调试工作，系统测试稳定可靠，可广泛应用于仓储、银行、军事设施、家庭、智能小区的监控，具有广阔的应用前景和市场潜力。
参考文献
［1］赵锐.嵌入式无线接入系统设计［EB/OL］.icglenet/Technic/technic/2007/4/9/IcNews7305htm,2007.
［2］Accton Technology Corporation.WM3236A WLAN 802.11b/g Embedded SiP Module.2006.
［3］杜春雷.ARM体系结构与编程［M］.北京：清华大学出版社，2003.
［4］张晓东.基于ARM的嵌入式远程监控系统设计［J］.现代电子技术,2008,31(7):22-23.
［5］于明，范书瑞，曾祥烨.ARM9嵌入式系统设计与开发教程［M］.北京：电子工业出版社，2006.
［6］SAMSUNG Electronics.S3C2410X 32-Bit RISC Microprocessor User′s Manual［Z］.
［7］张冬泉.Windows CE 实用开发技术［M］.北京：电子工业出版社,2006.
［8］马忠梅，马广云.ARM嵌入式处理器结构与应用基础［M］.北京：北京航空航天大学出版社，2002.
［9］周立功.ARM与嵌入式系统基础教程［M］.广州:周立功单片机发展有限公司,2004.
［10］吴明晖.基于ARM的嵌入式系统开发与应用［M］.北京：人民邮电出版社,2004.
作者简介 苗 壮 男，1980年出生，陕西周至人，助教。主要从事计算机教学及网络的研究工作。
苹果重新定义手机，开辟了平板市场，这一切让移动互联网有如一场飓风席卷而来，PC行业受到了前所未有的冲击。面对苹果对产业的颠覆，传统PC领袖—英特尔与微软面临“泰山压顶”之境已经很久了。
10月中旬，英特尔了2012年第三季度的财报，营收为135 亿美元，同比下滑5.5%；净收益为30亿美元，同比下滑14%。11月21日，就在首届英特尔移动互联技术峰会在深圳召开的前一天，英特尔CEO欧德宁宣布提前退休。
与这些“退”同时进行的还有“进”。 11月19日，基于英特尔Atom（凌动）处理器的摩托罗拉MT788高调，这是第七款英特尔“芯”手机。退与进之间，今年也被英特尔正式命名为移动互联元年。
没有永远的联盟，只有永远的利益。无论是英特尔、微软还是苹果、谷歌，在新的市场面前都有新的选择，或分崩离析，或待价而沽，或重新组合，一切都在变化中。
只有拥有市场、拥有实力，才能拥有话语权。英特尔的CEO捍卫了英特尔在PC领域的霸主地位，但却缺少对移动互联未来的远见，错误地卖掉了Xscale处理器，犯下“史上最大的失误”，错失了进军移动互联网的有利时机，并让老对手高通的市值首次超越英特尔。如今，英特尔不得不重新补课，向移动互联转型。
但这次转型注定不容易，让大象跳舞难上加难。英特尔在极力谋求移动互联时代的话语权。结果，或许要到2014年才能见分晓。
ARM与X86的“功耗”战争
有人说，英特尔今年终于谈到了功耗。其实早在三年前，英特尔已经开始在为降低凌动的功耗而努力。
当时有高通的某高管强调“Snapdragon（高通的手机处理器）不需要风扇来散热”，针对的就是英特尔的凌动。
高通的低功耗芯片基于ARM架构设计，而英特尔当下困境的根本症结其实就来自ARM这家公司。
ARM作为“IT业上游的上游”，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件，并做技术授权，是一家IP（知识产权）公司。
ARM其实代表的是一种设计思想—低功耗、低成本，因而，当人们质疑英特尔Atom芯片的高功耗时，一定会拿“ARM架构”说事。英特尔的X86架构，有着高性能的同时也有着高功耗，被业界认为不适合用于手机。
事实上，ARM架构和英特尔的X86架构，完全是两个设计思想，其本源就不同。
“采用ARM架构的最大优势当然是低能耗，但其本质上就是手机，在架构、在功能上，与电脑并不相同。”业内分析人士张宇说道。
ARM架构天生就是为手机、为移动而设计，而英特尔的X86出身自计算，因而也成为PC时代的霸主。某种意义上，这是一场通信与计算的斗争。
谁是谁非？更本质的，这是技术交锋、产业变化的结果。
更有一点，ARM只负责设计、技术授权，由合作伙伴生产处理器芯片，这与英特尔的自己设计并生产的商业模式不同。虽然ARM与英特尔并不在产业链上的同一位置，但基于ARM架构的高通、TI（德州仪器）等芯片厂商直接冲击了英特尔在移动互联领域的布局。
PC市场的下滑已经世人皆知，但英特尔走向移动互联第一个敌人就是ARM架构，就是已经被诟病良久的功耗问题。
从3年前试水上网本时，英特尔已经在努力降低X86架构的功耗。直到去年底，英特尔以“Medfiled”系列为主的凌动芯片杀回智能手机市场，直到11月19日摩托罗拉MT788的推出，这是第七款基于英特尔芯片的手机。
英特尔在技术上的努力、在产业链上快速结盟的实力，其实非常明显，但现实往往更为艰难。试用过第一款基于英特尔芯片的联想K800手机的某业内人士称：“连续玩半个小时的游戏，手机背面明显发烫。”
英特尔一直强调凌动芯片基于X86架构，有着天然的高性能计算的优势，在既要保证计算优势的同时，还要降低功耗，这对英特尔来说并不容易。
不过，英特尔今年以来在功耗上进展迅速，其凌动处理器Z2760 （研发代号为“Clover Trail”）高性能双核处理器—双核、四线程、主频最高可达1.80 GHz的处理器，已经可以提供长时间电池续航能力，包括超过10小时的本地高清视频播放和超过三周的待机时间。
虽然手机芯片的耗电情况并非单纯由架构决定的，芯片的整体功耗更加取决于软件和制造工艺而不是处理机结构。但事实上，英特尔X86架构基于计算的起点仍决定了其转型的难度。
功耗的大幅下降让英特尔凌动开始大举进入智能手机领域，虽然这个过程比业界想像的慢了一些。
“史上最大的失误”
看着英特尔艰难降低功耗的英特尔CEO欧德宁，一定已经后悔当初卖掉Xscale处理器之举。Xscale处理器基于ARM架构，这是英特尔与ARM的短暂交集，而这一处理器正是苹果iPhone第一代产品所选用的产品。当然，被苹果选择已经是英特尔把Xscale卖给marvell公司以后的事情了。
从创立之初，英特尔其实是一家以技术驱动的公司。1999年，互联网热潮，3G也在全球风起云涌，英特尔当然也不忽视。在贝瑞特主任下，英特尔在1999年就曾斥资16亿美元收购手机芯片公司DSP。虽然当时并没有拼过高通，不过，毕竟英特尔的主战场不在这里，这只是其技术储备。而且此后，英特尔投入近百亿美元研发，以至于基于Xscale处理器的StrongARM芯片可以内置在PDA、黑莓、手机、掌上电脑和便携媒体播放器中，甚至在2005年为英特尔贡献了2.5亿美元的营收。
但2005年欧德宁接替贝瑞特上任后，这一局面发生改观。
欧德宁是英特尔历史上第一个非技术出身的CEO，欧德宁在初掌大权后视图用改革者的视角对英特尔这家技术驱动的公司进行解构。2005年他将英特尔全球组织架构进行了调整，围绕“平台模式”，英特尔的业务被重组为移动、数字企业、数字家庭、数字医疗和渠道平台几大事业部。
虽然这一业务划分方式颇有远见，但功过相伴，欧德宁的“非工程师”气质让英特尔有了围绕市场而进行的调整，也有了“非技术驱动”的因素。2006年，欧德宁启动了新的营销大战，投入了20亿美元打造“Intel. Leap ahead”（超越未来）及一系列标识，以取代安迪·格鲁夫时代创造的“Intel Inside”。
但这一被欧德宁视为与平台模式互补的营销计划并不奏效，2006财年，在自身战略调整和AMD公司的咄咄逼人之下，英特尔销售额和利润分别下降了9%和39%。
此际，英特尔不得已开始实施裁员大棒，裁掉了1.2万名员工。Xscale处理器部门被卖掉也正是这一时期。
缺少对移动互联未来的远见，非技术出身的欧德宁犯下“史上最大的失误”。
“其实，欧德宁是英特尔内部最早预感到移动互联网时代的人之一，他布局的平台业务就有移动，他意识到了移动互联时代，但没想到它来得这么快，”业内评论人张宇认为，甚至欧德宁可能以为英特尔芯片的强大也会在手机领域同样表现出色，但事实上手机与PC还是有着本质的区别，“基于X86架构的凌动芯片想要降低功耗，需要时间，但在技术革命面前，时间往往是最宝贵的，机会稍纵即逝。”
从2009年借上网本的热潮开始，英特尔就在功耗上努力，其实也是补课。
补课的过程很艰难，英特尔为这一失误也付出了代价。10月中旬，英特尔了2012年第三季度的财报，营收为 135 亿美元，同比下滑 5.5%，净收益为 30 亿美元，同比下滑 14%。
11月8日高通第四季度财报预测后表示，其在市值上首次超过英特尔并认为高通会长期保持这一排名。高通锋芒已经盖过英特尔。
11月20日，欧德宁宣布提前退休，将在明年5月召开的年度股东大会上辞去首席执行官和董事职务，公司管理层交替计划也将正式展开并在未来6个月内完成。
按照英特尔公司法规定，欧德宁本应在4年后，即65岁之际退休，更值得注意的是，欧德宁是英特尔历史上唯一一位未担任董事长就退休的CEO。
欧德宁时代，英特尔在PC领域以重磅级酷睿系列产品击败AMD，占稳霸主地位，但也错失了进军移动互联网的有利时机。
不可否认，欧德宁时代已经提前落下帷幕。虽然英特尔新任总裁人选仍未确定，但英特尔真正的移动互联网元年已经开始。
单核与多核的战争
3年多的蓄势，虽然是移动互联网的新军，英特尔仍是拿出了自己的独家武器。
此刻英特尔第二代“Medfiled”系列为主的凌动芯片杀入智能手机市场是有备而来，英特尔提出“单核挑战四核”，以超线程技术终结手机“核”战争。
当下飞速发展的智能手机市场正在重演多年前的PC多核之战，从单核、双核到四核，基于ARM架构的四核芯片已经成了手机厂商吸引消费者的卖点。
手机与PC不同，手机极度依赖电池。多核手机在获得几倍于单核手机的速度的同时，也为之付出几倍的电池消耗，牺牲了手机最宝贵的待机时间。基于这个基本常识，业界人士指出，宣称的四核手机其实通常只有两核在工作，个别情况下才同时启动四核，但这样也会消耗大量电能。
连诺基亚CEO埃洛普都曾嘲讽：“除非要放在口袋里取暖，否则根本不需要四核手机。”而市场之所以需要四核，原因在于智能手机应用之多，以及越来越多的手机游戏需要更高的处理性能。“而这，正是英特尔的优势。”英特尔中国区董事总经理黄节如此说道。
英特尔从奔四处理器开始，引入了英特尔超线程技术。这一杀手锏引入智能手机之后，可以让每个处理器核心同时运行两个任务，实现单核系统的双向处理，带来更敏捷的用户界面响应、更快速的网页下载以及同步运行多个应用。“单核比拼，那是我们欺负ARM”，在英特尔移动通信事业部负责技术和产品的总监洪力看来，单纯比拼核的数量不能带来手机性能的提升。
单核还是四核，“核”并不重要。摩托罗拉移动技术公司资深副总裁兼大中华区总裁孟对时代周报记者表示，手机性能其实是综合比拼，芯片性能、屏幕大小、软件等，消费者看重的是综合体验，买手机无需迷恋硬件。
新的合纵联横
无论是英特尔还是微软，都在移动互联时代苦苦努力，以期重振PC领域的霸主地位。2011年9月同时发生的两件事，已经证明 Wintel联盟在移动互联时代已经形同虚设。
去年9月，英特尔拥抱谷歌安卓系统，微软开始支持ARM架构的芯片。无论是微软，还是英特尔都在突围。新的合纵联横，事实上，对整个行业发展有利，这也是业界期待已久的结果。
今年10月，微软基于Windows 8的Surface RT平板电脑选择了ARM架构的芯片，但同样，英特尔进军手机领域选择的也是谷歌的安卓系统。
没有永久的联盟，也不是谁背叛谁，在商言商，于自己发展有利，才是根本。但从更本质来看，Wintel联盟的打破，新合纵联横于行业发展有利。
英特尔全面拥抱谷歌，微软支持ARM架构，彻底打破了PC与通信阵营的界限。对厂商来说，不用再站队，可以自由采用任何架构、任何软件系统，将使整个移动互联产业的发展大大提速。
“这就像一个老运动员来到智能手机的新赛场，英特尔既有自己的优势，同样面临诸多新挑战，至少目前我们看到了踏实的起跑，这场移动芯片的竞技，谁输谁赢对消费者来说并没有多大意义，我们需要更多的竞争，才能让智能手机越来越聪明，越来越实惠。”煮机网CEO张涛如此说道。
谈到英特尔当下面临的挑战，张涛认为，英特尔芯片与安卓系统的应用的兼容问题让人担忧，“毕竟移动操作系统基本都是基于ARM架构平台开发的，具有最好的兼容性，而英特尔此时才进入，对于之前的系统和应用是否会存在兼容问题？”目前可以看到英特尔在这方面的努力，包括应用商的深度合作以及对开发者的支持。不过，路还很长。
互联网资深分析师洪波对英特尔的前景也提出了几分担忧：“因为ARM架构在计算能力上的进步速度非常快。虽然Windows RT目前是个残缺的系统，但它选择了ARM架构，实在等不及英特尔。”洪波认为，“英特尔现在所能选择的，恐怕只有：1.祈祷凌动尽快成熟；2.ARM进步慢一点。还能怎样呢？它又不能抛弃X86。”
从目前已经推出的七款英特尔“芯”手机来看，在智能手机领域，英特尔仍然在跟跑阶段，虽然已经开始跟上移动互联市场节奏，但还并没有达到它自己预期的“领跑”目标。
尽管挑战巨大，转型艰难，英特尔已经在移动互联领域发力，英特尔公司产品架构事业部副总裁、中国区总经理陈荣坤说：“这对于我们来讲是一个漫长的马拉松而不是一个短跑比赛。”
先跟跑，再领跑，拿出在计算、功耗各方面实力超群的移动终端芯片，这才是英特尔的决战时刻。
11月初，英特尔大中国区总裁杨叙来到深圳，与深圳手机产业圈的企业有一次深度沟通。“我们需要的是性能稳定、性价比高，而且易于开发的手机芯片，”已经代工数千万部手机、目前正在打造自己独立品牌的优美通讯科技有限公司CEO邵国光问杨叙：“英特尔何时能提供这样的芯片？”