电路板设计范文

电路板设计范文第1篇

1 关于布局

RF电路布局的原则是RF信号尽量短，且输入远离输出，RF线路最好呈一字排布，其次可以L型排布，也可呈大于90度的钝角（如135度角）排布，还有U型布局，主要取决空间和走线需要，U型布局是条件实在受限时使用，并控制两条平行线间距离至少要2mm。滤波器等高敏感器件需要加金属屏蔽罩，微带线进出屏蔽罩的地方要开槽。RF区域和其他区域（如稳压块区域，数控区域）要分开布局；高功率放大器、低噪音放大器、频率综合器等都需要分开布局，且要用挡墙将它们隔离开来。

2 关于阻抗

与阻抗相关的因素有线宽，介质板厚度，介质板介电常数，铜皮厚度等。射频中经常是用50欧姆作为阻抗匹配的标准，射频介质板选材通常用罗杰斯系列板材，如罗杰斯4350材质的板材，假设我们选择0.254mm厚度的，那么根据仿真，线宽0.55mm，铜皮厚度选择0.5OZ，此时可以控制阻抗为50欧姆。对于其他型号，其他厚度的板材可根据其介电常数及厚度进行仿真，推荐大家使用Polar SI8000阻抗计算工具进行计算，简单便捷。

3 关于层叠结构

RF板顶层一般摆放器件和走微带线，第二层要大面积铺地网络铜皮，底层也要是完整地平面铺铜直接接触腔体平面，中间层走信号线，如果线路复杂，中间需要多层信号线层，那么相邻的信号线层间应添加地平面，且两个信号线层应该垂直走线，即一层线路以横向为主，另外一层以纵向为主，射频电路板由于不能使用非地网络通孔，所以除了地孔外其他网络要使用盲孔设计，如果八层板，为了有效利用叠层，第七层最好为信号线层，这样就会出现大量1到7盲孔，在实际加工中，这样的盲孔设计会造成电路板严重翘曲，解决的办法是使用背钻，即将盲孔按照通孔制作，然后从底部向上控深掏掉此金属化孔的孔铜至第七八层之间，不要掏到第七层，为了性能更加稳定，排除不确定性，可将掏空部分用树脂填塞

4 关于电路板设计中注意事项

1）双工器、混频器和中频放大器总是有多个RF、IF信号相互干扰，因此必须将干扰减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地铜皮，并多打接地过孔。

2）射频板的微带线的2倍线宽范围内尽量少放置非地过孔，且过孔尺寸要尽量小，不仅可以减少路径电感，这样主接地平面的铺铜会尽量完整，并放置射频信号能量藉由过孔穿递出去，造成泄漏

3）射频板的微带线上要开窗处理，即不要绿油阻焊，实测显示，对射频电路性能有改善效果

4）射频信号的边缘要在平行于射频线1.5倍线宽的距离两边分别放置一排地孔，此距离不能过近，仿真显示铺地若离微带线过近，一部分RF能量就会耦合到地上，会造成一定的损耗，地孔要小而密，直径一般0.2mm到0.3mm，距离一般为0.6mm到1mm，此铺地孔可以抑制微带线间的串扰，实际布线中，由于有些电路板内层中有信号线，且线路错综复杂，经常会有很多地方不能放置隔离孔，那么解决的办法是，将会碰到信号线的接地地孔改为1到2盲孔形式，这样就大大的保留了地孔的完整性，串扰得到有效抑制

5 关于包边

电路板的包边处理，射频电路板的四周地网络金属化包边处理可以减少射频信号的损耗，由于电路板在实际的制作过程中是拼板制作，而对板边的金属化制作要求需要包金属边处的外形在过孔沉铜前就切开，而此时电路板还没有制作结束，所以板与板之间必须要通过一些连接带连在一起，因此不能全部切开，一般我们会将这些连接带放置于远离RF区域，且尽量的短，一般板厂会要求每边要有两处连接带，且不短于5mm，一般RF输入输出之处的微带线都是要顶到板边的，在此位置我们都会要求板厂包边完整，由于包边是和大地同网络，这样就会和微带线短路，那么就要求我们的电路板在回到我公司工艺装配部门后，要用手术刀对其轻轻刮开一道口，与地网络分开，我们之所以这样做是为了包边尽量的完整，连接带远离RF区

6 关于射频电路电源的处理

众所周知，电路的电源需要去耦电容对电源进行滤波，去除干扰，RF芯片对电源更加敏感，需要用去耦电容和隔离电感滤电源部分的噪声干扰，射频电路的电源应该在引入电路板后立刻进行滤波，经稳压块分配给电路中各个部分，为了减少电流损耗及产生压降，电源最好经由内层由盲孔传递给需要的器件，RF电路的电源一般不需要分割平面，整块的电源平面会与RF信号互相干扰，因此只需满足电流要求在内层通过线的形式供电，但为了避免压降，电源线要尽量不要绕来绕去，要尽量短，并且不能和微带线重叠走线，还要避免环路，另外芯片周围的去耦电源引入电源及接地焊盘上的过孔放置要距离电容焊盘尽量近，并且电容的接地焊盘需要大面积铺设铜皮，此处应该注意过孔应该根据电流大小选择孔径及数量。

7 关于表面处理

电路板设计范文第2篇

【关键词】PCB设计；噪声；抑制。

中图分类号：S611文献标识码： A

0.引言

PCB设计及制作技术的发展直接带动着大规模集成电路产业的发展，而集成电路在各行业领域的应用也日趋宽泛，因此PCB设计中的噪声抑制问题也变得越来越重要，特别是在军工、航空航天等对产品要求极为严苛的领域，PCB板上的噪声问题如果没有得到妥善解决可能会带来严重的后果。

1.PCB中的热干扰及抑制

元器件在工作时都有一定程度的发热，尤其是有大电流流过的功率器件，所发出的热量会对周边温度敏感器件造成很大干扰，若干扰不能得到有效的抑制和消除，就会对整个电路的电学特性造成影响，甚至会造成短路的后果。

1.1 发热器件及温度敏感器件的放置

发热较大的器件不能贴板放置，贴板会导致整个电路板温度过高，可以将发热量较大的器件单独设计成一个功能模块，放在系统边缘远离敏感器件并且散热较好的区域。大功率器件应尽量靠近系统边缘，且在分层布置时将发热器件布置在整板上方，使其产生的热对电路板的影响降到最小；对于温度敏感器件，则要放置在温度最低的区域，并且远离大功率器件，保证其工作环境基本稳定。

1.2器件的排列与空气对流散热

一般情况下，设备内部均以空气对流进行散热，元器件应以利于空气对流的纵式排列；而且，为减小功率器件对整个系统的温度影响，可以辅以相应的散热器件引导热对流，加速热量的扩散。

2.PCB设计中的共阻抗干扰及抑制

共阻干扰是由PCB上大量的地线造成的，当两个或两个以上回路共用一段地线时，不同回路电流在共用地线上产生一定压降，此压降经放大就会影响电路特性，特别是在电流频率很高时，会产生很大的感抗而使电路受到干扰，可以采取以下措施对这种干扰加以抑制。

2.1 单点接地和就近多点接地。

在信号频率小于1MHz的低频电路中，布线和器件间的电感影响较小，而接地电路形成的环流干扰较大，同级电路的接地点尽量集中。为防磁场干扰，通常设置大量的地线分布在电路板的边缘，对于信号频率大于10MHz的高频电路，各级电路就近接地防止地线太长。

2.2大面积接地

在高频电路中将PCB电路板上所有不用的面积均布设成地线（整体覆铜），以减少地线中的感抗，从而削弱地线上产生的高频信号并对电场干扰起到屏蔽作用。另外，如果地线过细，会使接地电位随电流的变化而变化，造成电子设备的定时信号不稳，抗噪声性能降低，因此地线应适当加粗。

2.3模拟地和数字地隔离

数字信号需要稳定的参考，地线电平的波动可能会造成数字信号的错乱，而模拟地通常包含各种各样的噪声，因此数字地与模拟地应分别于电源的地线相连，或者通过磁珠或零欧姆电阻实现共地。

3.电磁干扰及抑制

电磁干扰是由于电磁效应产生的干扰，由于PCB上的元器件及布线越来越密集，如果设计不当就会产生电磁干扰。而对于有电源布线、信号布线产生的电磁干扰，可以分别采取不同的措施加以抑制。

3.1 电源布线引起的电磁干扰

由于整个系统的电流都要最终汇集到电源线和地线上，电源和地的布线要尽量宽，以减小流过电流带来的压降；还可以在电源输入端并联较大的和较小的滤波电容，起到旁路滤波的作用，使电源保持平稳；另外，地线要靠近供电电源母线和信号线，因为电流在导线上传输会产生回路电感，地线靠近，回路所围的面积减小，电感量减小，回路阻抗减小，从而减小电磁干扰耦合。

3.2信号线布线引起的电磁干扰

为减小信号线之间的干扰，不同功能单元电路（数字电路和模拟电路、高频电路和低频电路）分开设置，布线图形应易于信号流通（拐角使用圆弧或者不小于90°角的折线）且信号流向尽可能保持一致；另外应合理利用屏蔽和滤波技术，注意强电和弱电之间的隔离，防止串扰；在器件的选用上也要合理，保证器件的工作频率符合需求，不要使用频率冗余较大的器件；在器件的位置安排上，容易受到电磁干扰的元器件之间要有一定的距离（通常不小于信号波长的四分之一），高频器件周围应布置栅格状大面积覆铜，屏蔽电磁辐射；输入器件与输出器件应尽量远离，并且做到安全接地。

4 结语

一般而言，使用以上的基本抗干扰措施，可消除印制板90%左右的常见干扰。由于硬件的可靠性是设备的复杂性函数，要消除一些特殊的、小概率的干扰，就要采用特殊的、更复杂的硬件抗干扰电路。但过多地采用硬件抗干扰措施，会明显提高产品的常规成本，且硬件数量的增加，还会产生新的干扰，导致系统的可靠性下降。所以应根据设计条件和目标要求，合理采用一些硬件抗干扰措施，提高系统的抗干扰能力。

【参考文献】

电路板设计范文第3篇

关键词：印制板；电磁辐射；电磁兼容

一、印制电路板的电磁环境分析

电磁辐射是由空间共同移动的电能量和磁能量所组成，而该能量是由电荷移动所产生，如正在发射讯号的射频天线所发出的移动电荷，便会产生电磁能量。从电磁频谱看，电磁辐射包括从极低频的电磁辐射至极高频的电磁辐射。两者之间还有无线电波、微波、红外线、可见光和紫外光等。例如高压线引起的电磁辐射可分为四个方面：即工频电场、工频磁场、电磁辐射干扰和地电位。在220千伏以下，工频电场的影响不太考虑，工频磁场的影响更小，主要是电磁辐射干扰(以电晕放电和间隙击穿为主)和地电位。这种现象出现对离电力线几十米的信息设备来说是致命的。如果电话等线路和高压线平行的话，电磁辐射干扰和噪声就会很大。电磁干扰可能造成的危害，如在数字系统与数据传输过程中数据的丢失；在设备、分系统或系统级正常工作的破坏；医疗电子设备的工作失常；自动化微处理器控制系统的工作失控；导航系统的工作失常；工业过程控制功能的失效等。

二、 印制电路板的电磁兼容性设计

所谓电磁兼容性设计是指在设计中考虑设备在各种电磁环境中能抵御空间存在的各种电磁能的辐射干扰和经电源线等连线引入的传导干扰，同时设备自身的电磁泄漏也不能干扰同环境中的其它设备。为了保证设备的电磁兼容性，在设计中应从下面几个方面考虑。

1、导线的布局

导线的布局是否合理对印制板电磁兼容性有较大影响。对于常用的双面印制板，在板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。采用平行走线可以减少导线电感，但考虑到导线之间的互感和分布电容，布线时尽量避免长距离平行走线，并尽可能拉开线间距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地印制线以抑制串扰，为避免高频信号通过印制导线时产生电磁辐射，在布线时应采用以下措施：①尽量减少印制导线的不连续性，印制导线宽度要均匀，导线拐角应大于90°，禁止环状走线。②由于时钟信号线最容易产生电磁辐射干扰，所以，走线时要与地线回路相靠近，不要长距离与信号线并行走线。③在印制板中布置高速、中速、低速逻辑电路时，应按照图1方式布线以排列器件。

2、滤波技术在抗干扰技术中的应用

滤波是抑制传导干扰、克服感应的有效措施。它把有用信号频谱以外的能量加以抑制，既可以抑制干扰源的发射，又可以抑制干扰频谱对敏感电路、元器件的影响。电源线是重要的传导干扰源，因而在电源输入端应加电源专用 EMI滤波器，以降低电源线的传导发射，抑制尖峰信号对电路的干扰。数据线和印制板线路也是传导干扰的主要途径，常采用印制板专用EMI滤波器、铁氧体EMI吸收环和铁氧体磁珠来抑制数据线和电源线上的传导干扰，吸收印制扳上电路运行时数据线和电源线上的电磁能量。在具体电路设计时，印制板电源线与地线之间应加些滤波电容，尤其是大芯片，如单片机、ROM、RAM存储器等，在其电源线（Vcc）和地线（GNG）之间加滤波电容，以提高因关断造成电流变化大时电路的抗噪声的能力，此时滤波电容的引线应尽量短。

3、合理安排接地线

接地是抑制传导干扰的重要途径，设计中若能把屏蔽、滤波和接地技术配合起来使用将会起到事半功备的效果。设计地线时，应综合考虑信号地、噪声地和屏蔽地，并分开敷设。

⑴接地方式的选择

合理选择接地方式是印制电路板地线设计的关键。接地方式有单点接地和多点接地两种，

当信号工作频率小于1MHz时，布线和器件间的电感影响程度较小，而接地电路形成的环流对干扰影响则较大，因而应采用分组敷设法，用单点接地。当信号频率大于10MHz时，地线阻抗变得很大，此时为了尽量降低地线阻抗应采用多点接地。当工作频率在1MHz∽10MHz之间时，如果采用单点接地，则地线长度不得超过波长的1／20，否则应采用多点接地。

⑵多级电路接地点的选择

多级电路接地点的选择是十分重要的。接地点应选在低电平电路的输入端，使该端最接近于基准地位，同时输入级的接地线也可缩短，使受干扰的可能性减小。

⑶数字电路与模拟电路分开敷设

当印制电路板上数字电路与模拟电路并存时，应使它们尽量分开，两者的地线不要相混，分别与电源端的地线相连。

⑷单纯数字电路接地线设计成闭环路

单纯数字电路的接地线采用闭环路设计可以大大提高电路的抗噪声能力，其原因在于：印制电路板上安装有很多电子元件，耗电较多，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪声能力下降，若将地线设计成环路，则会缩小电位差值，提高电路的抗噪声能力。

值得注意的是：无论何种接地方式，接地线都应尽量做到短、宽、直。地线加宽不仅提高了电路的抗噪声能力，而且能充分利用地线和汇流条进行散热，提高了电路的散热能力。

4、隔离

在电路设计中，为了防止外部干扰信号对电路的影响，常采用隔离措施，将外部连线与内部电路隔开，对电源信号采用AC／DC或DC／DC变换，对数据信号采用光电耦合器，光电耦合器能有效地抑制尖峰信号脉冲及各种噪声干扰，是抑制传导耦合干扰的重要手段。

5、优化信号设计

电信号在传播信息时需占用一定的频谱，为了尽量减小干扰，信号占用频谱不应大于信息所必需的频谱宽度，也就是说，对有用信号规定必要的带宽，而优化信号波形可减小必需的带宽。

三、结束语

以上对电磁兼容设计的探讨仅仅局限于电路的设计上，考虑到电磁干扰的多种因素，为了提高设计效果，还可以在电子设备的结构设计上加以考虑，采取有效的屏蔽措施，提高机柜或机箱的屏蔽性能，提高设备的抗干扰能力。■

参考文献

[1]生建友 .电子设备的防电磁泄漏技术研究. 军事通信技术，1997.18(3):60-65

[2]诸邦田 .电子电路实用抗干扰技术. 北京:人民邮电出版社，1994.10

[3]生建友、曹昌德 .军用通信设备的热加固技术. 通信技术与发展，1998.(3):43-47

电路板设计范文第4篇

【关键词】编码器 译码器 比较器 数码管显示

随着国家的进步现代技术的提高，我们也开始重视数字电路技术基础器件的认识和实践，《数字电子技术基础教程》中有涉及编码器、译码器、比较器、数码管等相关知识的学习，为以后的深度研究和相关知识学习打下坚实的基础。本设计介绍基于数电课本相关知识合理运用于实践学习中，方便老师把课本知识具体化，同学把相关知识实践化。

1 按键显示综合实验原理图设计

如图1所示。

第一部分：主要是由10个6脚开关、1片74LS147、1片74LS00、 1片74LS85、3个10欧姆的电阻、3个LED等构成。这里随意按动一个按键（按键平时不按是输出为1，按下输出0），通过10线―4线编码器74LS147进行编码，送至74LS00取反，求反的结果送到74LS85的4个输入端“ABCD”―可进行二进制码和BCD码的比较。并对两个4位字的比较结果由三个输出端（Fa>Fb，Fa=Fb，Fa

第二部分：主要是由10个6脚按键开关、1片74LS147、1片74LS00、1片74LS48、7个的限流电阻（100欧姆～200欧姆）、1个共阴极数码管组成。开关对应0～9号，当按下其中任意一个开关，此时输出由“1”变为“0”，通过10线―4线编码器74LS147进行编码，送至74LS00取反，求反的结果送4线―7线译码器74LS48进行译码，最后通过数码管显示相应按键按下的数字。

2 数字电路综合实验电路板的PCB设计

如图4所示。

系统板PCB是通过Altium Designer软件绘制而成，它包含第一部分的“比较亮灯显示”模块和第二部分的“数码字符显示”模块。其中，PCB板相关参数设置如下：线宽35mil、焊盘内径40mil 外径X―70mil Y―100mil、排针PIN HEADER、开关―不锁六角开关、电阻―100欧姆。

3 数字电路综合实验电路板的按键显示实物

如图5所示。

4 结论与展望

通过《数字电子技术基础教程》相关知识的学习，把书本知识具体化。通过常见的编码器芯片和译码器器件及其数值比较器和共阴极的7段显示数码管组成我们按键显示的核心部分。增强了我们动手实践能力也提高了我们对相关知识的认知和熟悉度；另一方面方便老师课堂事物进行演示教学，提高了教学质量和同学的兴趣度。当然，按键显示模块还可以拓展到很多地方，比如：可以增强D触发器74LS74芯片构成抢答器模块，总开关可以由支持人控制，当开关被按下输出低电平；选手微动开关平时为0，按下为1，提高一个CP上升沿，相应触发器输出Q=1，同时其他触发器的D=0，故其他选手的动作不起作用。

（通讯作者：穆玉珠）

参考文献

[1]徐晓鸣，李胜成.数字技术中的模拟电路技术[J].中国新技术新产品，2010，（24）：36.

[2]程洁.新数字媒介发展分析[D].复旦大学，2004.

[3]胡国清.适于教学可供借鉴――浅评《数字电子技术基础简明教程》[J].教材通讯，1986，（05）：43-44.

[4]黄利君.优先编码器74LS147功能扩展 [J].集成电路应用，2003，（05）：33-35.

[5]顾永明.二进制码与BCD码间的转换――介绍两种二进制码至BCD码的转换器[J].工业仪表与自动化装置，1980，（02）：16-22.

[6]宋沛.格雷码到BCD码的转换[J].机电工程技术，2003，（05）：99-100.

[7]刘岩龙.二进制编码微波信号光子学生成研究[D].西南交通大学，2014.

[8]李伟民，褚玉晓.数值比较器电路的仿真分析及应用[J].计算机光盘软件与应用，2014，（14）：289+291.

[9]赵战民.数码管显示方法的比较[J].科技信息，2007，（03）：70+26.

[10]宁志刚，黄智伟，唐慧，胡芬芬.八位数显抢答器课程设计方法研讨[J].实验室研究与探索，2009，（01）：65-67+77.

[11]王秋云.基于双边沿触发的低功耗触发器逻辑设计[J].井冈山师范学院学报， 2003，（06）：24-26.

作者单位

电路板设计范文第5篇

关键词：低频电路板；PXI总线；自动测试

中图分类号：TB

文献标识码：A

doi：10.19311/ki.1672-3198.2017.16.097

0 引言

现如今，科学技术日益进步，生产技术水平不断提高，利用高精度技术的电路板发展迅速，不可避免的对电路板的测试要求就更高。以往传统通过测试人员手动操作各种电路探针进行电路板测试的方法，开发周期长、效率低、易出错。不难看出，PXI总线虚拟仪器技术的优势明显，它的性能和效率高，扩展性强，还有无缝集成的特点，事实上，如果将此技术应用到测试系统中，产品的成本将会大大降低，其开发速度也将显著提高，并且能提高系统可扩展性及可靠性。

1 系统总体设计

测试系统对被测电路板首先进行静态电阻测试，测试全部合格后，按照程序设定的时序通过控制矩阵开关切换被测电路板，对电路板按照设定的加电顺序进行加电，然后通过控制电路输出对电路板施加激励信号，同时通过工控机、信号调理单元、信号接口、数据采集板卡、调理、采集、分析、整理、存储、显示电路板的各种测试参数信号和曲线，测试结束后按照顺序断掉电源。测试系统组成框图见图1所示。

低频电路板测试系统主要由测控单元、信号调理单元、电源单元、探针夹具组成。测控单元采用基于PXI总线的机箱、控制器及模块化测试仪器，充分发挥了PXI总线的优势，为准确、快速的单板性能测试提供硬件保障。信号调理单元由信号调理板、开关板组成。电源单元由2台程控电源组成。探针夹具是电路板的测试接口，能够对电路板的单板状态进行装夹。

对于测试软件的开发，一般会选择NI公司的LabWindows/CVI开发环境，以虚拟仪器为背景，利用软件编程，对硬件进行资源分配和利用，最大程度的发挥硬件设备的功效，是系统得到扩展，其可重用性和通用性更强。简单来说，测试系统软件内容设计丰富，而在操作时也直观明了。

2 系统硬件设计

测试系统采用以PXI嵌入式控制器为核心的PXI总线测试平台，由数字万用表卡、示波器卡、I/O卡、信号调理板、开关板、程控电源、探针夹具组成。

PXI嵌入式控制器选用NI公司的PXI-8840高性能控制器；数字万用表卡选用NI公司PXI-4065数字万用表模块，用于电压、电流和电阻等测试；示波器卡选用NI公司PXI-5114示波器卡，用于电路板信号测量；I/O卡选用NI公司PXI-6509，用于系统的开关切换控制、电路板测试的激励信号；开关板主要用于信号切换和电源切换；程控电源选用Agilent公司双通道可编程直流电源E3646A 2台，提供电路板测试所需的+5V、+3.3V、-5V、-9V直流电压；探针夹具通过探针精确接触电路板上转接板的键合点或电路板上焊盘，测试键合点和焊盘上信号。系统的硬件结构图如图2所示。

3 系统软件设计

件是整个测试系统的核心，所有测试的功能和目的都是通过软件来完成的。系统测试软件采用NI公司LabWindows/CVI进行开发。根据低频电路板的测试需求，系统测试软件包括自检模块、自动测试模块和调试测试模块。自检模块在程序启动时对电源状态、板卡初始化状态进行快速自检，然后进入功能自检，完成各板卡的功能完整性检查。自动测试模块根据测试人员在人机交互界面中选择的电路板具体型号，载入相应测试配置文件，自动完成电路板测试工作，可用于批量生产的出厂测试。调试测试模块用于对电路板进行单项测试，确定故障位置，可用于电路板故障定位。系统测试软件的流程如图3所示。

22910801009015测试软件主界面如图4所示。导通性测试用于测试电路板+5V、+3.3V、-5V、-9V等接线端子的导通性，电压测试完成电路板正压线性稳压器的输出电压和负压线性稳压器的输出电压测试，译码器输出测试用于电路板三选八译码器的输出测试。

4 结束语

电路板设计范文第6篇

【关键词】印制电路板(PCB)；电磁兼容(EMC)；电磁干扰(EMI)

现代军事电子装备日益复杂，其电磁兼容（EMC）设计在装备中的作用越来越重要。当一个系统的多个元件或设备在同一环境中工作时，就会产生电磁干扰（EMI），并且元件和设备越多，EMI的机率越大，即使看起来很小的EMI，也会造成严重的事故或是可靠度变差。

在设计阶段，对潜在的EMI采取的措施要比在设备使用后再补救所花费的成本小得多。所以，抑制EMI应从电子设备制造的初级阶段开始，从印制电路板（PCB）的设计着手。即从元件的选择，元件的布局，电源布线，信号布线及地线设计等方面提高部件间可靠性，从而较好的实现EMC。

一、元件的选择

元件选择的一般原则：

1.低辐射：大部分数字集成电路（IC）制造商提供具有较低辐射的胶合逻辑产品（胶合逻辑产品指的是连接不兼容的复杂电路的简单逻辑电路）。

2.传输线匹配I/O：IC输出引脚必须匹配高速信号的传输线。例如当驱动一个25Ω的并联终端负载时，就可以使用总线驱动器。

3.低输入电容：低输入电容有助于降低逻辑器件的状态变化时的电流峰值，因此可以减小磁场辐射和地返回电流。

4.铝电解电容可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固体电容器。

5.使用寄生电感和电容量较小的电阻器。片状电阻器可用于超高频段。

6.大电感寄生电容大，为了提高低频部分的插入损耗，不要使用单节滤波器，而应该使用若干小电感组成的多节滤波器。

7.使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插入损耗。

8.用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应该接地。

9.有引脚的元件有寄生效果，因此引脚的长度应尽可能的短。而无引脚且表面贴装的元件的寄生效果要小一些。从电磁兼容性的观点看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引脚的元件。

二、元件的布局

尽可能缩短高频元件之间的连线，设法减少它们的分布参数和相互间的EMI。易受干扰的元件不能相互挨得太近，输入和输出元件应远离。输入输出端用的导线应尽量避免相邻平行，最好加上线间地线，以免发生反馈耦合。如：同相放大器的输入输出端一但靠近，在它们之间就会产生寄生电容。这样，由于该电容而形成了输出返回到输入的正反馈环路，最终引起振荡。这种振荡与输入信号无关，即使在没有输入时也会发生。振荡频率由同相放大器的电路结构和寄生电容的大小等因素决定。实际上，大部分为1MHz以上。随着寄生电容的大小变化，不仅产生电路的振荡，甚至发生工作不稳定和特性变坏的情况。而在反相放大器中，由于米勒效应引起高频特性变坏。设反相放大器的增益为A，输入输出间的寄生电容为C。由于米勒效应，从输入端可以看成输入与地之间加入了(A+1)C的电容。如果信号源电阻Rg非常低，则是可以的。但是，如果Rg很高，则该Rg与米勒电容(A+1)C就会形成LPF(低通滤波器)，使得高频特性下降。因此，无论是正相放大器还是反相放大器，其输入输出端都不允许靠得太近，特别在增益高或在宽带放大器中更要特别注意。不仅对于一级放大器，对于多级放大器也同样要注意这个问题。

三、电源布线

1.电源布线产生的EMI

电源布线会产生分布电容、分布电感、分布电阻。PCB上供电电源通常为直流电源，供电的主要目的是为PCB上的每个用电元件提供一个准确的电压。而电源所驱动的负载常具有瞬态变化的特性，受分布阻抗的影响，负载电压或电流的瞬态变化会引起电源电压或电流发生瞬态变化，这如同在电源的负载端接上一个瞬态变化的信号源。特别是在高频，有的器件工作在数字开关状态，这一现象更为突出。这样电源布线既含有直流电压，又含有瞬态变化的电压(称为寄生电压)，瞬变电压会产生高次谐波，其都是产生EMI的主要来源。

2.电源布线的防干扰措施

(1)电源平面法

利用PCB的一层作为电源平面层，至少有一层作为地平面，每一层只能提供一种电源电压，通过PCB上的过孔将电源电压引到器件上。这种做法使电源布线分布阻抗非常小，电路压降小，器件上能得到稳定的直流电压。同时平面间靠得很近，能较好地抑制电场耦合。且电源平面往返电流大小相等，磁场干扰能抵消。

(2)共地平面法

这个地作为电源及电子器件的公共地，高频布线设计中，电流的返回路径对系统的影响比较大，由于是平面地，电源及所有信号(包括发送和接收)返回路径的附加阻抗非常小，压降可忽略，各器件上就能得到稳定的电源电压。同时，所有的电源去线与信号线都与平面地成镜像关系，形成的电流也是镜像电流，EMI耦合得到较好地抑制。

(3)电源母线法

这种布线设计可分别提供几种电压。布线的条数由器件的多少而定。这种布线要达到以下要求：

(1)布线要宽。

(2)加去耦电容。这种电容起到旁路滤波的作用。要在电源的输入端并联较大的和较小的滤波电容。在高频时，实际的电容器相当于带通滤波器，它可等效为电感、电阻和电容的串联，较大的和较小的电容并联使用，目的是增加旁路滤波的带宽。同时，在每一个有源器件的电源引脚与地之间也要并联一个电容器，这个并联电容相当于噪声滤波器，能滤掉高频谐波噪声。

(3)地线环绕，作为母线中的地线可以不等宽，但宽窄过渡要平滑，以避免产生噪声，地线要靠近供电电源母线和信号线，因电流沿路径传输会产生回路电感，地线靠近，回路面积减小，电感量减小，回路阻抗减小，从而减小EMI耦合。

四、信号布线

信号布线同样有分布电感、分布电容和分布电阻，它们代表了干扰耦合路径的分布参数，这些分布参数随信号频率的增加而增大。

只要两条线有电位差，两条线间就会存在电场。假设三条导线，A、B分别为信号线，D为地线，C-AD为A的分布电容，若A的电位比B的高，B处在A的某个或某些等位面上，A中的电位就会与B发生耦合，这种电场耦合为容性耦合。同理B与A也可能产生这种耦合。抑制容性耦合的方法：一是要增大两布线导线间的距离(大于干扰信号最大波长的四分之一)，二是要减小信号线与地之间的距离。

若A、B两导线靠近，当导线A中有电流时，它的周围就存在着磁场，磁感线就会有一部分环绕到导体B组成的回路中，B回路就被感应出感生电流，这种磁场干扰耦合属于感性干扰(互感)耦合。同时，若A导线中的电流发生变化，还会存在自感，也会产生感性干扰(自感)耦合。抑制感性干扰耦合的方法：一是增大信号线与信号线之间的距离，以减小互感，原因是互感系数与距离成反比。二是减小信号线与地之间的距离，以减小信号线与地之间围成的磁通面积。减小线地距离外，还应尽量避免信号线的平行布设。

五、地线（GND）设计

1.正确选择单点接地与多点接地。

在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，可以应采用单点接地的方式。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1MHz～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

2.数字地与模拟地分开。

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地；高频电路宜采用多点串联接地，地线应短而粗。高频元件周围尽量用栅格状大面积地箔，要尽量加大线性电路的接地面积。

3.接地线应尽量加粗。

若接地线用很细的线条，则接地电位会随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于PCB的允许电流。如有可能，接地线的宽度应大于3mm。

4.接地线构成闭环路。

设计只由数字电路组成的PCB的地线系统时，将接地线做成闭路可以明显地提高抗噪声能力。其原因在于：PCB上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪声能力下降；若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

六、结束语

EMC已成为线路设计所面临的主要问题之一。由于干扰产生的原因多种多样，干扰的强弱、影响的程度也是千差万别，所以，PCB布线设计中的抗干扰是一项实践性非常强的技术工作。良好的PCB设计可以大大提高系统的抗干扰能力，从而提高系统可靠性。

参考文献

[1]【美】曼特罗斯(Montrose,M.I.),吕英华,等.电磁兼容的印制电路板设计[M].北京:机械工业出版社,2008.

[2]赵家升,等.电磁兼容原理与技术[M].北京:电子工业出版社,2012.

[3]顾海洲,马双武.PCB电磁兼容技术-设计实践[M].北京:清华大学出版社,2004.

电路板设计范文第7篇

关键词：印制电路板(pcb)焊接布线装配

1．印制电路板

1.1 印制电路板简介

印制电路板可实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘，提供所要求的电气特性，为自动焊接提供阻焊图形，为元件插装、检查、维修提供识别字符和图形。

12设计印制电路板的大体步骤

在设计电路板时，首先应对电子制作中的所有元件的引脚尺寸、结构封状形式标注详细真实的具体数字，应注意的是有时同一型号的元件会因生产厂家不同在数值及引脚排列上有所差异；其次，根据所设计的电原理图，模拟出元件总体方框图：最后，根据方框图及电性要求，画出电路板草图。在画各元件的详细引脚及其在电路板上的位置时，应注意处理好元器件体积大小及相互之间的距离、周边元件距边缘的尺寸，输入、输出、接地及电源线，高频电路、易辐射、易干扰的信号线等。

2．印制电路板设计遵循的原则

2,1 元件布局

首先，要考虑pcb尺寸大小。pcb尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定pcb尺寸后，了解各个元件的属性信息，包括电气性能、外形尺寸、引脚距离等，再确定元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局，需要注意以下几个方面：

1)元件排列一般按信号流向，从输入级开始，到输出级终止。每个单元电路相对集中，并以核心器件为中心，围绕它进行布局。尽可能缩短高频元器件之间的连线，减少它们的分布参数和相互间的电磁干扰。对于可调元件布置时，要考虑到调节方便。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

2)对称式的电路，如推挽功放、差分放大器、桥式电路等，应注意元件的对称性。尽可能使分布参数一致，有铁芯的电感线圈，应尽量相互垂直放置，且远离，以减小相互间的耦合。

3)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。

4)元件排列均匀、整齐、紧凑，密度一致，尽量做到横平竖直，不能将元器件斜排或交叉重排。单元电路之间的引线应尽可能短，引出线数目尽可能少。

5)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。各元件外壳之间的距离，应根据它们之间的电压来确定，不应小于0.5 mm。

2.2布线

元件布局确定后，就可开始实施布线，印制电路板布线时应注意以下几点：

1)布线要短，尤其是晶体管的基极、高频引线、高低电位差比较大而又相邻的引线，要尽可能的短，间距要尽量大，拐弯要圆，输入输出端用的导线应尽量避免相邻平行。 2)-般公共地线布置在边缘部位，便于将印制电路板排在机壳上。

3)印制电路板同一层上不应连接的印制导线不能交叉。印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~ 0.3mm导线宽度。

4)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

2.3焊盘

焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径d-般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+l.o)mm。

3．印制电路板的装配

3.1 元器件引线成型

为使元件在印制电路板上排列整齐、美观，避免虚焊，将元器件引线成型也是非常重要的一步。一般用尖嘴钳或镊子成型。元器件引线成型有多种，基本成型方法、打弯式成型方法，垂直插装成型方法、集成电路成型方法等。

3.2元器件引线及导线端头焊前处理

为保证焊接质量，元件在焊接前，必须去掉引线上的杂质，并作浸锡处理。带绝缘层的导线按所需长度截断导线，按导线的连接方式决定剥头长度并剥头，多股导线捻头处理并上锡，这样可保证引线介接入电路后装接可导电良好且能承受一定拉力而不致产生断头。

3,3元器件的插装方法

电阻器、电容器、半导体器件等轴向对称元件常用卧式和立时两种方法，采用哪种插装方法与电路板的设计有关，看具体的要求。元件插装到电路板上后，其引线穿过焊盘后应保留一定的长度，一般l-2mm左右，直插式的，引脚穿过焊盘后不弯曲，拆焊方便，半打弯式将引脚弯成45度，具有一定的机械强度，全打弯式，引脚弯成90度左右，具有很高的机械强度，要注意焊盘中引线弯曲的方向。

3.4元器件的焊接

在焊接电路时，将印制电路板按单元电路区分，一般从信号输入端开始，依次焊接，先焊小元件，后焊大元件。焊接电阻时，使电阻器的高低一致，电容要注意“+”，“一”极性不能接错，二极管的阴阳极性不能接错，三极管在焊接时焊接的时间尽可能短，用镊子夹住引线脚，以利散热。集成电路线焊接对角的两只引脚，然后再从左到右自上而下逐个焊接，焊接时，烙铁头一次粘锡量以能焊2-3只引脚为宜，烙铁头先接触印制电路板上的铜箔，待焊锡进入集成电路引脚底部时，烙铁头再接触引脚，接触时不宜超过3s，且要使焊锡均匀包住引脚，焊后要检查是否漏焊、碰焊、虚焊，并清理焊点处焊料。

3.5 焊接质量检验

1)目测检查

从外观上检查焊接质量是否合格，是否漏焊，焊点周围是否残留焊剂，有无连焊、桥焊，焊盘有无裂纹，焊点是否光滑，有无拉尖现象等。

2)手触检查

用手触摸元器件，有无松动、焊接不牢的现象，用镊子夹住元器件引线轻轻拉动，有无松动现象，焊点在摇动时，上面的焊锡是否有脱落现象。

4．结束语

电子产品与我们的生产生活息息相关，我们在进行印制电路板的设计与制作时，上述的设计制作技巧，可使电路原理图的设计进一步规范化，质量检测对产品的性能、可靠性、安全性有更一步的保障。

参考文献：

[1]田夏军.protel 99se仿真在电路设计中的应用[j]．河北工业科技，2004，(6).

[2]赵伟军.prote199se教程[m]．北京：人民邮电出版社，2004.

电路板设计范文第8篇

关键词：PCB 多层电路板 Protel DXP 电路板设计 EMC

中图分类号：TP311 文献标识码：A 文章编号：1007-9416(2011)12-0066-02

继2002年Altium公司推出第七代Protel系列软件----Protel DXP后，该公司于2004年迅速推出Protel DXP的升级版本Protel DXP 2004。Protel DXP 2004为用户提供全面的设计解决方案，其改进的自动布线规则和算法提高了布线的成功率和准确率。目前，Protel DXP 2004成为电子电路人员首选的计算机辅助设计软件，是用户群最大，实际工程应用最广泛的版本。

本文结合作者对设计多层电路板的经验和体会，图文并茂的方式讲述多层电路板设计的基本思路和流程，力求注重设计要领和设计方法的介绍，并以四层板的设计为具体实例，在边讲述边操作中分析设计者的思路，帮助读者建立正确、清晰的多层电路板设计理念。

1、多层电路板设计基本流程

多层电路板的设计流程与普通的PCB板的设计步骤基本相同，不同之处是需要进行中间信号层的走线与内电层的分割，综合来看，多层电路板的设计基本分为以下几步（如图1所示）。本文先将这几个步骤做简单的介绍。

电路原理图的设计，主要目的之一是给PCB板的设计提供网络表，并为PCB板的设计做准备基础。

电路板的规划，主要是要规划PCB板的物理尺寸，元件的封装形式，元件安装方式，板层结构，即单层板、双层板和多层板。

工作参数设置，主要是指工作环境参数设置和工作层参数设置。正确合理的设置PCB环境参数，能给电路板的设计带来极大的方便，提高工作效率。

元件布局与调整，当前期工作准好后，可以将网络表导入到PCB内，或者可以在原理图中直接通过更新PCB的方式导入网路表。用过Protel DXP的读者都知道，系统自带了自动布局的功能，但是，自动布局功能的效果往往不太理想，一般应采用手工布局，尤其是对于复杂的电路和有特殊要求的元器件。元件布局和调整是PCB设计中比较重要的工作，直接影响到后面的布线和内电层的分割等操作。

中间层的定义与设置，该操作重点是在软件的层堆栈管理器里设置具体的层结构，主要是设置中间信号层和内电层的数目，上下结构等。

内电层分割，通常内电层，往往不止一个电源网络，常常需要将内部电源层分割成几个相互隔离的区域，并将每个区域连接到特定的电源网络，这是多层板与普通板的最大区别，也是多层电路板设计中重要的环节。内电层分割的结构，往往直接影响到电源和地网格的走线，同时受到元件布局和走线的影响。

布线规则设置，主要是设置电路布线的各种规范，导线线宽、平行线间距、导线与焊盘之间的安全间距及过孔大小等，无论采取何种布线方式，布线规则是必不可少的一步，良好的布线规则能保证电路板走线的安全，又符合制作工艺要求，节约成本。

布线与调整，系统提供了自动布线方式，但往往不能满足设计者的要求，实际应用中，设计者往往依靠手工布线，或者是部分自动布线结合手工交互式布线的方式完成布线工作。特别要注意的是布局和布线以及PCB具有内电层这一特点，布局和布线虽有先后，但在设计工程中往往会根据布线和内电层分割的需要调整电路板的布局，或者根据布局调整布线，他们之间是一个相互兼顾、相互调整的过程。

其他辅助操作，比如敷铜和补泪滴等操作，还有报表输出与存盘打印等文档处理工作，这些文件可以用来检查和修改电路板，也可以用来作为采购元件的清单。

多层电路板的信号层的布局和布线与普通板的要求一样，因此本文不再讨论，本文重点讨论内电层的分割与多层板的电磁兼容设计问题。

2、多层电路板中间层设置与内电层的分割

2.1 中间层的创建与设置

多层PCB板与一般的PCB不同之处在于，多层PCB除了顶层和底层之外，还有若干中间层，这些中间层可以是信号层(Mid Layer)，也可以是内部电源/接地层(Internal Plane)。中间层的作用与顶底层相似样，只是不能放置元件。内部电源/接地层为一层铜膜层，可以被分割成相互隔离的区域，每个区域铜膜都与特定的电源/地网络通过焊盘或过孔联通，其作用是可以简化电源和底网格的连线、减少线路阻抗、增强电源网络的抗干扰能力。

中间层的创建方法，可以通过专门的层设置与管理工具----Layer Stack Manager（层堆栈管理器）实现，具体操作选择菜单命令【设计】/【层堆栈管理器】，在弹出的对话框内可以方便的设置需要的层。以四层板为例，设置的两个中间层分别为电源层（Power表示）和地线层（GND表示），所连接的网络号不设置。值得注意的是，对于四层板，一般的选择层的方式是信号层、电源层、地层、信号层。更好的选择层的方式是信号层、电源层、信号层、地层。

2.2 内电层的分割方法

规划和设置好中间层，元件布局完成后，就可以进行内电层的分割，Protel DXP 2004的内电层的分割比以前的版本简单和方便得多。具体操作方法，选择菜单命令【设计】/【PCB层次颜色】或者直接按快捷字母键L，即可调出【板层和颜色】面板，这样可以将不需要的层关掉（比如顶层、底层、其他中间层），显示需要的分割层，以电源层为例，将电源层【Power】打钩以在PCB界面上显示“Power”层。 回到PCB操作界面，选择菜单命令【放置】/【直线】或者快捷键P/L，调出画线工具，选中要分割的电源焊盘（如VCC），形成一个闭合曲面，双击闭合的框，弹出对话框，选择分割出来的这个闭合区域所连接的网络（VCC）。一个分割好的内电层已完成，其他的电源网络（VDD）的操作类似。

3、多层电路板电磁兼容设计

3.1 多层电路板电磁兼容的一般原则

多层电路板电磁兼容设计时，需要从PCB材料与板层数、元器件、元器件布局等因素考虑，PCB材料上，一般的电子产品选择FR4环氧玻璃树脂基板，对于高频电路，需要选择介电常数高，介质损耗小的材料，比如聚四氟乙烯玻璃纤维基板；对于元器件的选择原则，要选择元器件的封装类型小、电源脚与递交成对配置、输入输出管脚均匀分布的元件，高频元器件还需要注意其他问题；多层电路板的布局原则，确定PCB的总体结构，选择合适的传输线模型和合理的分层来抑制PCB上的电磁干扰，要比外屏蔽好的多。另外，要确定包括高频器件、高压器件、可调器件以及大型、异型器件在内的特殊元器件的布局。

3.2 多层PCB电源和地部分的电磁兼容设计

由于高速电路工作时，电源供电存在瞬间变化的供电电流，电磁干扰容易耦合到其他功能单元。对于电源部分的设计应遵循几个原则：选择合理的供电方式导线要粗，供电环路面积应最小，不同电路的供电环不能重叠等；添加滤波器或者去耦电容，电源输入端使用大容量电解电容（10-100μF）作为低频滤波，并联一个小陶瓷电容（0.01-0.1μF）做高频滤波，一般至少每3片集成块有一个去耦电容；另外，对电源也应进行有效的隔离。

地线的实质是电路返回电源的低阻抗途径，接地是有效消除干扰的重要方法，一般要从以下方面着手控制：正确选择单点接地与多点接地，频率小于1MHz使用单点接地方式，工作频率大于10MHz时，使用多点接地方式；将数字地与模拟地分开；尽量加粗地线并使接地线构成封闭环路；地层上的分割缝不能阻挡高频回流的通路，避免将连接器安装在地层分割缝上。具体设置方法选择菜单命令【设计】/【规则】，在弹出的选项框内点击High Speed，可以设计高速PCB的电磁兼容设置。

4、结语

Protel DXP 2004电路板设计功能较以往版本强大很多，在多层板的设计方面，但有些设计完全靠软件完成，显然不尽人意，尤其多层板的内电层的分割，元器件的布局，电磁兼容设计的考虑上，导线的走线上，还需要设计者手工操作，多层板的设计，很多教材和书籍介绍不多，通过本文的介绍希望能对PCB设计的学习者和工作者带来帮助。

参考文献

[1]刘刚,彭荣群.Protel DXP 2004 SP2原理图与PCB设计[M].北京:电子工业出版社,2007.6.

[2]程路,郑毅,向先波.Protel 99 SE多层电路板设计与制作[M].北京:人民邮电出版社,2007.4.

[3]曾小波.一种在Protel99SE中非层次原理图子电路元件的自动编号方法[J].电脑知识与技术,2010(04).

[4]周春阳.基于Protel DXP的印刷电路板设计[J].沈阳工程学院学报 (自然科学版),2006(01).

[5]王芳.PCB电磁兼容设计原则及其实例分析[J].印制电路信息,2010(06).

[6]林若波.PCB电磁兼容设计中的电源和接地研究[J].电子测试,2007(01).

作者简介

电路板设计范文第9篇

关键词：调试笔；本体；笔头

一、设计背景

目前，一般的测电笔是用于测试电路中的导通断开情况，通常是用在60-220V的电源电压的电路中，用于强电电工使用，其主要是通过发光反应导通断开情况，而一般传统的弱电电路板的电路导通断开情况一般要用到相应的仪器，像万用表之类，但该类器件体积大，成本也高，不能很好地随身携带，给使用带来了不便，特别是对于爱动手操作的电子理科的学生，而且通常在调节电路板时，电位器的调节显得不方便，就需要用到像螺丝刀这样专门的器件进行电位器的调节，给日常的电路板调节工作带来了较大的不便。

二、具体设计

针对上述问题，本文研究的是提供一种结构简单和使用方便的电路板调试笔，它不单包括一体安装的调试笔本体和内部电路；还包括笔头、固定件、后端盖、摆放套和连接头；笔头内套在调试笔本体头部，且通过固定件贯穿笔头和调试笔本体头部设置的固定孔固定安装；笔头头端中间位置设置有竖直凸块；调试笔本体尾端和后端盖为螺纹旋转安装结构，且内部形成一个放置腔；摆放套安装在放置腔内；放置腔前端设置有电池电源腔；连接头一端从调试笔本体内部电路连线接出，另一端插装在调试笔本体上；调试笔本体上设置有蜂鸣器；内部电路由电池电源、蜂鸣器、三极管和电阻连接；三极管基极端为连接头接出端；电阻接出端线连调试笔本体头部；电池电源摆放在电池电源腔内。摆放套底端位置设置有磁铁，试笔本体握柄前端设置有弧形槽，弧形槽上横向设置有防滑纹，调试笔本体尾端设置有挂环。

本设计效果：结构简单、使用方便，通过笔头与调试笔本体的固定安装能够很好地用于电路板中电位器的调节，同时通过内部电路的连接，可以通过连接头和笔头连接到电路板的两点，从而判断两点的导通情况，便于电路调试的使用，而且笔头可拆卸摆放，携带方便可靠，给日常的电路板电路调试带来了较大的方便。图1为本实用新型的整体结构图。

在图1中，其中1-调试笔本体；2-笔头；3-固定件；4-后端盖；5-摆放套；6-连接头；7-竖直凸块；8-放置腔；9-电池电源腔；10-蜂鸣器、11-电池电源；12-三极管；13-电阻；14-弧形槽；15-磁铁；16-挂环。

如图1所示，本设计的电路板调试笔，包括一体安装的调试笔本体1和内部电路；还包括笔头2、固定件3、后端盖4、摆放套5和连接头6；笔头2内套在调试笔本体1头部，且通过固定件3贯穿笔头2和调试笔本体1头部设置的固定孔固定安装；笔头2头端中间位置设置有竖直凸块7；调试笔本体1尾端和后端盖4为螺纹旋转安装结构，且内部形成一个放置腔8；摆放套5安装在放置腔8内；放置腔8前端设置有电池电源腔9；连接头6一端从调试笔本体1内部电路连线接出，另一端插装在调试笔本体1上；调试笔本体1上设置有蜂鸣器10。平常情况下，旋开后端盖4，将笔头2拆卸下摆放在放置腔8内的摆放套5内，摆放方便，可通过挂环16随身挂扣携带，而当在电路板调试时，可将笔头2从摆放套5内拿取出来，将笔头2插装在调试笔本体1头部，并通过固定件3贯穿笔头2和调试笔本体1头部的固定孔进行固定安装，安装牢固稳定。

如图2所示，笔头2头端中间位置设置有竖直凸块7，可通过将竖直凸块7抵住电位器的转动槽，同时笔头2头部圆形配合扣住电位器，使电位器调节更加方便，在电路板调试过程中，还可将笔头2连接某电路点，并同时将连接头6旋下连接另外一点进行导通断开情况的测试，如果导通，蜂鸣器10工作鸣叫，否则电路不导通，由于内部电路由电池电源11、蜂鸣器10、三极管12和电阻13连接，笔头2连接调试笔本体1头部从电阻13端接出，连接头6从三极管12基极端接出，当两点导通时，三极管12工作，蜂鸣器10也工作，进行鸣叫；而断开，三极管以及蜂鸣器10均不工作，给电路两点导通情况的测试带来了方便，电池电源腔9用于摆放固定电池电源11。三极管工作电路图如图3所示。摆放套5底端位置设置有磁铁15，便于笔头2的吸附，不易脱落。调试笔本体1握柄前端设置有弧形槽14，便于手部作用用力。弧形槽14上横向设置有防滑纹不易打滑，调节方便。调试笔本体1尾端设置有挂环16，挂扣携带方便。

三、结论

本设计结构简单、使用方便，通过笔头与调试笔本体的固定安装能够很好地用于电路板中电位器的调节，同时通过内部电路的连接，可以通过连接头和笔头连接到电路板的两点，从而判断两点的导通情况，便于电路调试的使用，而且笔头可拆卸摆放，携带方便可靠，给日常的电路板电路调试带来了较大的方便。

参考文献：

[1]李静等.常用电子电路的设计及调试探讨[J].无线互联电路科技，2013（11）

[2]王英姿等.电子笔笔筒注射模强制脱模设计[J].塑料工业，2014（4），48-50

[3]冉涌等.基于TMS320VC5509A的超声波电子笔设计[J].电子科技杂志，2010（4）

作者简介：

电路板设计范文第10篇

随着IC输出开关速度的提高，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到SI问题，但是随着电路工作频率的提高，今后一定会遇到信号完整性问题。

信号完整性问题主要指信号的过冲和阻尼振荡现象，它们主要是IC驱动幅度和跳变时间的函数。也就是说，即使布线拓扑结构没有变化，只要芯片速度变得足够快，现有设计也将处于临界状态或者停止工作。我们用两个实例来说明信号完整性设计是不可避免的。

在通信领域，前沿的电信公司正为语音和数据交换生产高速电路板(高于500MHz)，此时成本并不特别重要，因而可以尽量采用多层板。这样的电路板可以实现充分接地并容易构成电源回路，也可以根据需要采用大量离散的端接器件，但是设计必须正确，不能处于临界状态。

SI和EMC专家在布线之前要进行仿真和计算，然后，电路板设计就可以遵循一系列非常严格的设计规则，在有疑问的地方，可以增加端接器件，从而获得尽可能多的SI安全裕量。电路板实际工作过程中，总会出现一些问题，为此，通过采用可控阻抗端接线，可以避免出现SI问题。简而言之，超标准设计可以解决SI问题。

下面介绍设计过程通用的SI设计准则。

2设计前的准备工作

在设计开始之前，必须先行思考并确定设计策略，这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作。就SI而言，要预先进行调研以形成规划或者设计准则，从而确保设计结果不出现明显的SI问题、串扰或者时序问题。有些设计准则可以由IC制造商提供，然而，芯片供货商提供的准则(或者你自己设计的准则)存在一定的局限性，按照这样的准则可能根本设计不了满足SI要求的电路板。如果设计规则很容易，也就不需要设计工程师了。

在实际布线之前，首先要解决下列问题，在多数情况下，这些问题会影响你正在设计(或者正在考虑设计)的电路板，如果电路板的数量很大，这项工作就是有价值的。

3电路板的层叠

某些项目组对PCB层数的确定有很大的自，而另外一些项目组却没有这种自，因此，了解你所处的位置很重要。与制造和成本分析工程师交流可以确定电路板的层叠误差，这时还是发现电路板制造公差的良机。比如，如果你指定某一层是50Ω阻抗控制，制造商怎样测量并确保这个数值呢？

其它的重要问题包括︰预期的制造公差是多少？在电路板上预期的绝缘常数是多少？线宽和间距的允许误差是多少？接地层和信号层的厚度和间距的允许误差是多少？所有这些信息可以在预布线阶段使用。

根据上述数据，你就可以选择层叠了。注意，几乎每一个插入其它电路板或者背板的PCB都有厚度要求，而且多数电路板制造商对其可制造的不同类型的层有固定的厚度要求，这将会极大地约束最终层叠的数目。你可能很想与制造商紧密合作来定义层叠的数目。应该采用阻抗控制工具为不同层生成目标阻抗范围，务必要考虑到制造商提供的制造允许误差和邻近布线的影响。

在信号完整的理想情况下，所有高速节点应该布线在阻抗控制内层(例如带状线)，但是实际上，工程师必须经常使用外层进行所有或者部分高速节点的布线。要使SI最佳并保持电路板去耦，就应该尽可能将接地层/电源层成对布放。如果只能有一对接地层/电源层，你就只有将就了。如果根本就没有电源层，根据定义你可能会遇到SI问题。你还可能遇到这样的情况，即在未定义信号的返回通路之前很难仿真或者仿真电路板的性能。

4串扰和阻抗控制

来自邻近信号线的耦合将导致串扰并改变信号线的阻抗。相邻平行信号线的耦合分析可能决定信号线之间或者各类信号线之间的“安全”或预期间距(或者平行布线长度)。比如，欲将时钟到数据信号节点的串扰限制在100mV以内，却要信号走线保持平行，你就可以通过计算或仿真，找到在任何给定布线层上信号之间的最小允许间距。同时，如果设计中包含阻抗重要的节点(或者是时钟或者专用高速内存架构)，你就必须将布线放置在一层(或若干层)上以得到想要的阻抗。

5重要的高速节点

延迟和时滞是时钟布线必须考虑的关键因素。因为时序要求严格，这种节点通常必须采用端接器件才能达到最佳SI质量。要预先确定这些节点，同时将调节元器件放置和布线所需要的时间加以计划，以便调整信号完整性设计的指针。

6技术选择

不同的驱动技术适于不同的任务。信号是点对点的还是一点对多抽头的？信号是从电路板输出还是留在相同的电路板上？允许的时滞和噪声裕量是多少？作为信号完整性设计的通用准则，转换速度越慢，信号完整性越好。50MHZ时钟采用500PS上升时间是没有理由的。一个2-3NS的摆率控制器件速度要足够快，才能保证SI的品质，并有助于解决象输出同步交换(SSO)和电磁兼容(EMC)等问题。

在新型FPGA可编程技术或者用户定义ASIC中，可以找到驱动技术的优越性。采用这些定制(或者半定制)器件，你就有很大的余地选定驱动幅度和速度。设计初期，要满足FPGA(或ASIC)设计时间的要求并确定恰当的输出选择，如果可能的话，还要包括引脚选择。

在这个设计阶段，要从IC供货商那里获得合适的仿真模型。为了有效的覆盖SI仿真，你将需要一个SI仿真程序和相应的仿真模型(可能是IBIS模型)。

最后，在预布线和布线阶段你应该建立一系列设计指南，它们包括：目标层阻抗、布线间距、倾向采用的器件工艺、重要节点拓扑和端接规划。

7预布线阶段

预布线SI规划的基本过程是首先定义输入参数范围(驱动幅度、阻抗、跟踪速度)和可能的拓扑范围(最小/最大长度、短线长度等)，然后运行每一个可能的仿真组合，分析时序和SI仿真结果，最后找到可以接受的数值范围。

接着，将工作范围解释为PCB布线的布线约束条件。可以采用不同软件工具执行这种类型的“清扫”准备工作，布线程序能够自动处理这类布线约束条件。对多数用户而言，时序信息实际上比SI结果更为重要，互连仿真的结果可以改变布线，从而调整信号通路的时序。

在其它应用中，这个过程可以用来确定与系统时序指针不兼容的引脚或者器件的布局。此时，有可能完全确定需要手工布线的节点或者不需要端接的节点。对于可编程器件和ASIC来说，此时还可以调整输出驱动的选择，以便改进SI设计或避免采用离散端接器件。

8布线后SI仿真

一般来说，SI设计指导规则很难保证实际布线完成之后不出现SI或时序问题。即使设计是在指南的引导下进行，除非你能够持续自动检查设计，否则，根本无法保证设计完全遵守准则，因而难免出现问题。布线后SI仿真检查将允许有计划地打破(或者改变)设计规则，但是这只是出于成本考虑或者严格的布线要求下所做的必要工作。

9后制造阶段

采取上述措施可以确保电路板的SI设计品质，在电路板装配完成之后，仍然有必要将电路板放在测试平台上，利用示波器或者TDR(时域反射计)测量，将真实电路板和仿真预期结果进行比较。这些测量数据可以帮助你改进模型和制造参数，以便你在下一次预设计调研工作中做出更佳的(更少的约束条件)决策。

10模型的选择