一种31阶FIR数字滤波器的设计及实现

摘 要：利用EDA技术实现硬件设计的最典型方法是用QuartusⅡ设计完成的，但是此方法并不适用于涉及算法类或信号处理的设计项目。Altera公司2002年推出的DSP Builder可以很好地帮助设计者完成此类设计项目。常用的数字滤波器有无限长冲激响应型（IIR）和有限长冲激响应（FIR）型，其中FIR型可以采用FFT来快速实现滤波，且相位具有严格线性关系，非常适合数字通信的要求。直接数字频率合成器（DDS）是一种广泛应用的数字频率合成技术，它的相对带宽、频率转换时间、相位连续性、高分辨率以及集成度等一系列性能指标远远超过传统的频率合成技术。为此，文章详细介绍了Matlab、DSPBuilder和QuartusⅡ三个软件联合开发数字滤波器的方法，并使用DDS产生频率信号测试了滤波器的效果。

关键词：DSP/Builder；Matlab；Simulink；DDS；数字滤波器

中图分类号：TN79+1 文献标识码：A 文章编号：2095-1302（2013）04-0057-03

0 引 言

严格上讲，利用QuartusⅡ设计可以完成FPGA硬件的所有设计，但是使用这种方法设计涉及算法类或信号处理的设计项目，工作量极大且复杂，极大地降低了工程设计的效率。鉴于此，Altera公司推出了DSP Builder这一工具，极好地解决了这个困扰工程师的难题。DSPBuilder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，利用Matlab工具和DSPBuilder可以完成图形化的系统建模、大部分的设计过程和仿真。

常用的数字滤波器有无限长冲激响应型（IIR）和有限长冲激响应（FIR）型。IIR滤波器的相位具有非相位特征，不适合用于数字通行系统。FIR型可以采用FFT来快速实现滤波，且相位具有严格线性关系，非常适合数字通信的要求。

为了验证数字滤波器的效果，根据DDS的原理，分别设计频率为6 kHz和12 kHz的正弦波信号，接入数字滤波器，使用Simulink仿真，观看设计效果。结果证明数字滤波器效果良好，其结果仿真图如。

3 结 语

本文以中心频率为6 kHz的带通FIR数字滤波器为例，系统地介绍了Matlab和DSPBuilder工具联合在一起完成系统级或算法级系统的设计方法和流程。使用Matlab和DSPBuilder工具设计系统相较于传统方法，操作简单，逻辑清晰，可以极好地实现系统的要求。

参 考 文 献

[1] 管致中，夏恭恪，孟桥.信号与线性系统[M].北京：高等教育出版社，2004.

[2] 李威.基于FPGA/DDS的谐波信号发生器的研究与设计[D].南京：河海大学，2007.

[3] 胡紫英.基于SOPC的FIR滤波器设计与实现[J].现代电子技术， 2010，33（12）：72-74.

[4] 任.基于DSPBuilder的巴克码检出设计及FPGA实现[J].电光与控制，2010（11）：86-88.

[5] 蒋荣.基于FilterLab2.0的一种有源窄带滤波器的设计[J].信息通信，2011（2）：20-21.