基于FPGA的多道脉冲分析器的设计

【摘要】详细介绍了一种采用FPGA的多道脉冲幅度分析器的结构设计和工作原理。该分析器精度高、速度快、稳定好，适合于X荧光探测器的脉冲信号进行处理和实现。

【关键词】FPGA；分析器；数据传输

Abstract：Detailed structural desing and working principle of a FPGA-based multi-channel pulse height analyzer.The analyzer has accuracy，speed，good stability，suitable for X-ray fluorescence detector pulse signal processing and realization.

Key words：FPGA；Analyzer；Data transmission

多道能谱分析仪是采用核分析方法分析物质成分和含量的仪器。多道脉冲幅度分析器是x荧光分析仪的关键部件，它将来自x荧光探测器的脉冲信号进行处理后送给计算机接口电路，其准确性和灵敏度直接影响着分析仪的测试精度。

1.系统原理分析

来自半导体x荧光探测器的放大输人脉冲信号，进人峰值检测保持电路，脉冲峰值在其中经展宽后送人ADC（Analog Digital Converter）转换电路，根据信号分析目的用数字处理的手段从采样信号中提取，获得核脉冲信号的波形信息、时间信息和能量信息。然后，FPGA将脉冲幅度模拟量转换成分析道址数字量。最后，经接口电路信号被送往计算机，计算机对输人脉冲进行幅度分析和特征峰的面积计算后给出被测样品成分含量。多道脉冲幅度分析器将能够分析的脉冲幅度范围分成多个幅度间隔，幅度间隔的个数就是脉冲幅度分析器的道数，幅度间隔的宽度就是脉冲幅度分析器道宽[2]。道数越多，幅度分布分析的越精细，各个道的计数相应减少，需要测量的时间就要加长。

2.系统的设计与实现

多道脉冲幅度分析器是多道数据采集系统的核心部件。多道脉冲幅度分析器由信号保持电路、模数转换电路、FPGA（Field Programmable Gate Array）控制电路、DSP（Digital Signal Processing）数字信号处理电路组成。它的基本功能就是按输入脉冲的幅度分类计数。

2.1 硬件设计

x光能谱测量中，主要测量脉冲信号的峰值幅度。探测器输出的模拟信号经主放大器的整形和放大后，被送到高速ADC进行模数转换，ADC在FPGA的控制下将模数转换后的数字信号送入到FPGA中，信号在FPGA中缓存后，经DSP对核信号进行梯形成形和极零相消，输出核脉冲峰值。多道脉冲幅度分析器的基本构成，如图1所示。

考虑到多道脉冲幅度分析器的分析精度和速度较高，模/数转换采用AD1674逐次逼近式A/D转换芯片。该芯片为12位芯片，片内有三态输出缓冲电路，并带有采样保持器，内置高精度2.5V参考电压。模数转换电路是核数据脉冲幅度分析器的核心电路，它的作用是将模拟量转换成数字量。对多道脉冲幅度分析器而言，就是用于快速、高精度地对输入的核脉冲信号进行采样，将脉冲的幅度值转换成FPGA控制器所能够处理的数字量。

FPGA芯片采用的是EP1C3114。片内强大的集高密度逻辑，存储器单元，时钟模块，嵌入式处理器，以及应用SOPC技术，都为本设计的实现奠定了基础。FPGA芯片主要完成数字处理、数据进行缓冲，使DSP能够有足够的时间来完成实时的数据信号处理和数据通信[1]。

DSP是该设计的核心部分，采用的是一款高性能、低功耗的定点DSP芯片TMS32OVC55O9A，CPU频率最高可以运行在200MHz，内核电压工作在1.6V）。

FPGA与DSP之间的通信的数据量比较大，所以采用DSP自带的多道缓冲串口来实现与FPGA间的数据传输。硬件电路板如图2所示。

2.2 软件设计

软件设计主要分4部分，FPGA固件设计、DSP程序设计、驱动设计、应用程序设计，以及数据分析程序设计，如图3所示。

FPGA固件设计主要是设计软核，模块分为ADC前段控制模块，FIFO模块、FIFO控制模块、DSP控制接口模块、全局时钟模块。FPGA控制前段ADC发送数据，接受后传入FIFO内进行缓存。之后DSP模块会控制DSP，进行数据接受，将数据传入后端。

DSP的程序设计主要是完成FPGA与DSP之间的数据传输，数据分析。其次还要完成在数据的设备的断开和重新连接，对主机的设备请求做出响应，对接收到的数据包进行分析判断，对中断的处理，数据的接收和发送控制，以及主机对设备的配置任务。FPGA中的数据采集到足够的数据后向DSP发送一个中断信号，然后DSP进入外部中断程序，中断程序启动DMA传输。把FPGA送来的数据以DMA传输的方式，送入到后端。

应用程序的设计主要是完成设备接口驱动和主机端的设备驱动程序。设备接口驱动完成设备与PC的连接，主机端的设备驱动程序主要是完成接口协议的处理和设备与主机端的数据交换，设计如图4所示。

数据分析程序设计主要是实现对接口传输上来的数据进行定性和定量的分析，开发的谱分析软件能在Windows XP操作系统下实现谱数据自动寻峰、广滑处理、能量刻度、峰边界道德确定和峰面积的计算等功能。

3.系统调试分析

3.1 硬件调试

硬件的调试分为两个部分：一是对电路板静态测试，二是对电路板的动态测试。

电路板的静态测试，包括电源和地的电阻值，芯片任意管脚是否短路，以及焊盘之间是否短路等。

电路板的动态测试，是指在电路板通电后对电路板的电源是否正常，芯片是否工作正常作出测试。

硬件电路的测试是保证电路板工作的基础，而进一步的测试还要在软件的配合下测试性能是否工作正常。

3.2 软件调试

软件的测试包括三部分：一是固件程序能否下载到硬件的芯片当中；二是驱动安装好后硬件是否工作；三是上位机的界面是否和硬件相互通信。

固件程序通过过JTAG接口下载到芯片内部，软件Quartues II中的下载程序界面中会出现FPGA的标志，显示下载成功。

驱动程序是需要解决设备配置、数据操作和设备控制。设备配置就是初始化设备，识别设备，获取设备信息、状态、设备描述，并让总线为设备分配带宽等系统资源。数据操作可以被分为两大类：输入和输出，就是把数据正确地输入或输出。设备控制包括数据传输卡设备初始化，管道初始化，接口设置都要进过测试，保证硬件和软件‘握手’。

上位机的界面是在Visual C++6.0的MFC工程创建通信的可视化界面，完成PC机与分析器之间的操作，可以设置串口端点号，数据位、校研位。按下上位机的界面的开始，就会接受到数据，数据会经过程序内部的逻辑算法后，显示所得出的结果，如图5所示。

4.结论

基于FPGA的数字多道脉冲幅度分析器的所有硬件电路全部调试通过并可以实现高速的数据采集。该电路采用了DSP新器件完成设计，达到了仪器的指标要求，提高了仪器性能。

参考文献

[1]王永纲.基于DSP的核信号处理方法研究[J].核电子学与探测技术，2004.

[2]杨振江.A/D和D/A转换器接口技术与实现线路[M].西安：西安电子科技大学出版社，1996.

[3]J.Imrek，Development of an FPGA-based Data Acquisition module for Small Animal PET[J].IEEE TRANSACTIONS ON NUCLEAR SCIENCE，2010，57（1）：2698-2703.

[4]Jian Song，Qi An，A High-Resolution Time-to-Digital Converter Implemented in FPGA[J].IEEE TRANSACTIONS ON NUCLEAR SCIENCE，2006，53（1）：236-241.

作者简介：李国仁（1987—），男，山西大同人，硕士研究生，主要从事核技术的相关研究。