基于FPGA的千兆以太网设计

摘要：千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点，是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源，常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计，本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA，在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器，在NiosⅡ系统的软件上移植入MicroC/OSⅡ实时多任务操作系统和NicheStackTCP/IP协议堆栈。在FPGA上实现千兆以太网设计，有效提高了系统的可靠性和集成性，充分扩展FPGA的功能。

关键词：千兆以太网；FPGA；PHY；TCP/IP

中图分类号：TN91934；TN919.6文献标识码：A文章编号：1004373X（2012）18005604

引言

随着电子技术的发展，系统设备正向小型化、集成化、网络化发展。FPGA具有逻辑丰富、管脚充沛等特点，广泛应用于高速数据处理和通信的嵌入式系统。在其内部加入处理器系统，不仅能够实现一般的逻辑功能设计，同时能够实现一般单片机功能，通过FPGA内部逻辑功能连接可以使整体获得优异的性能，并大大减少PCB设计工作。

当今，互联网技术的迅速发展，采用以太网实现数据采集和控制方面的应用，成为了电子系统设计的热点。以太网具有价格低廉、稳定可靠、传输速度快、传输距离远等特点，以太网技术发展成熟，具有很高的性价比。采用以太网技术的设备，可以通过TCP/IP协议进行数据的传输，不需要进行传输协议转换，使用和维护设备简单。

结合FPGA和以太网的优点，本文设计一个以FPGA为核心的嵌入式千兆以太网设备。在本设计使用Altera公司的高端FPGA：EP3SL150F780C3，在其内部构建实现NiosⅡ32位的嵌入式软核处理器，工作频率能够达到185MHz，其内部丰富的RAM资源，能够为处理器系统提供高速的数据和代码存储。围绕NiosⅡ处理器，加入MAC功能的IP核，可以很快实现以太网的开发。

1PHY芯片

物理层（PHY层）是属于网络OSI参考模型的最底层，直接面向实际承担数据传输的物理媒介，并且为数据链路层提供一个传输原始比特数据流的物理连接[1]。虽然，物理层处于最底层，但却是整个网络系统的基础。物理层的核心就是PHY芯片，它的性能直接决定着网络的传输性能。

本设计的PHY芯片为AlaskaUltra88E1111千兆网络物理层设备[2]。该芯片具有的功能：能够支持10Mb/s/100Mb/s/1000Mb/s的以太网传输，支持GMII/MII，RGMII/MII等多种接口；支持1000BASET，100BASETX，和10BASET的应用，拥有发送和接收标准5类非屏蔽双绞线的功能；能够探测和报告潜在电缆故障，同时能够探测到电缆的脱落、短路和其他阻抗不匹配的情况；提供IEEE802.3u标准下的自动协商机制（AutoNegotiation），也就是能够实现两个网络接口间对通信速度的自动协商；提供标准的TWSI和MDC/MDIO接口，控制和查看网络芯片的状态。

2硬件设计

在本设计中FPGA与PHY芯片的连接方式为GMII/MII，使用PHY的控制接口方式为MDC/MDIO，使用RJ45接口实现电缆与PHY芯片之间的数据传递。系统的硬件的连接如图1所示。