走进工厂,近距离接触

25nm NAND闪存制造技术

目前，限制ssD普及的门槛依然是昂贵的价格和较小的容量，而各大闪存制造厂商也在为SSD的普及，积极地研制新制程技术，以期望带来更具I生阶比的产品。显然，英特尔和美光的合作，使两家公司在技术和创新上走在了其他公司的前面。

英特尔和美光在年初宣布将投入2bit单元25nm MLC NAND闪存制造，这项新技术的采用有利于SSD容量的提升以及价格的下滑。因此，能有效地促进SSD的市场普及力度。说到英特尔和美光，我们不得不提到IMFT(Intel-Micron F1ash Technologies)公司。英特尔、美光闪存技术公司(简称IMFT)是英特尔(Intel)与美光(Micron)在2006年成立的合资企业，共同投资额超过20亿美元。IMFT结合英特尔(Intel)与美光(Micron)两家的资产、技术和行业经验，专注于生产NAN D快闪记忆体。伴随着摩尔定律，IMFT公司大约每18个月就能：~NAND闪存的密度增加―倍。2006年，他们开始采用50nm工艺生产NAND闪存，然后在2008年启用T40nm工艺。这种强强合作的研发方式，催促着体积更小，价格更便宜，存储容量更高的NAND闪存产品不断问世。这和我们过去几年，在SSD市场、USB闪存驱动器和移动设备存储市场看到的情况基本吻合，精致小巧、超大容量、超低价格的存储产品不断出现。当然，技术进步的脚步不会因此而停止。在2010年2月1日，IMFT又向前迈出一大步，正式25nm NAND制造技术。自此，英特尔与美光科技公司声称他们拥有全球最先进的半导体工艺技术。而现在，基于新工艺制造的产品已经来到我们身边。

那么，这对消费者意味着什么?事实上，生产工艺提升到25nm后，大大缩小了NAND闪存芯片面积尺寸，提升存储密度。和前代产品相比，其单位体积封装的芯片数量最多可提升50％。因此，25nm工艺的NAND芯片允许使用体积更小，但密度较高，成本却较低的设计。例如，一个之前需要32颗NAND芯片才能生产出的SSD固态硬盘，现在只要16颗NAND芯片即可。少了一半的NAND芯片开销，将产品体积和生产成本双双降低。或者，可以用32颗新工艺的NAND芯片生产出容量翻倍的固态硬盘。可以预见，新工艺将帮助厂商们刷新固态硬盘的最大容量上限，而产品的价格却将进―步下降。

下面我们来看看IMFT是如何突破技术极限，开发出25nm NAND生产技术的。在业界推出34nm NAND闪存芯片之后，大多数专家都怀疑NAND闪存芯片生产工艺是不是已经达到极限，现在英特尔和美光推出的25nm 8GB(64 Gb)每单元2bit的MLC(多级单元)NAND闪存芯片，已经显示了它们在技术和工艺缩放上的非凡才能，它们甚至已经开始筹划向18nm进军。显然，IMFTiE在遵循每12-15个月将制程缩小0.7倍的规则向前迈进(以逻辑技术的时间尺度来换算大约是0.97倍)。

IMFT的25nm芯片有非常令人吃惊的162mm2电路板印记，单面焊盘布局以N79％的内存面积效率(对比芯片面积)，并且采用48pin无铅TSOP封装。IMFT 25nin NAND闪存芯片另外一个优势就是芯片被划分为2个32Gb的平面，以搭配面或者双平面运作。因此单位体积内较34nm芯片的容量增加了一倍。位线通道和页面缓冲区被放置在芯片的中央，将位线一分为二，这种设计帮助降低位线的电容值，并且改进充电和放电时间。

目前，IMFT25nm 66单元NAND闪存芯片的NAND闪存阵列开销(开销长度／NAND串总长度)百分比为14％。相比之下，之前采用34nm 33单元NAND闪存芯片的闪存阵列开销为23％，这意味着，电压控制器必须为边缘单元专用，并且控制电路必须更智能工作且切换速度必须更快。为了平衡边缘字线效果和芯片的成本效益，单元0和单元65最有可能是每单元1bit。另外1个替代办法是采用67单元串，边缘的单元被用作为所谓的“哑字线”，但是这样会增加芯片尺寸，变相增加成本。

其实，IMFT也是首个3xnm工艺NNAND制造商，然后又最先宣布2xnmI艺。但是，与很多同行不同，IMFT的战略似乎倾向于先缩减芯kt-C艺，然后在将单元b it数量提升到每单’元3bit。如何在每单元3bit(更高密度／低成本)和每单元2bit(更低密度／更可靠存储)之间选择，这要取决于存储设备是用在便携式廉价存储(USB)方面还是用在SSD固态硬盘上。其中的变数还有待于2011年底发展。就25nm产品来看，它们成功的关键在于诸如浸入式光刻、SADP(自对准双重曝光)、SAPP等工艺技术如何互相整合。IMFT采用这些技术成功地解决了物理、电子、可靠性方面的挑战。

尽管从上面2张扫描电镜照片当中，我们还无法详细获悉浸入式光刻使用程度，但是通过我们的字线末端分析和STI特征分析，我们还是可以洞察光刻和SADP过程。技术上来说，浸入式光刻是50nm以下NAND闪存芯片采用的主流技术，它协同SADP技术缩减线宽，避免重叠问题。增强型DP(两次曝光+间隔方法)可以将浸入式缩小到21nm或者以下。因为EUVL(超紫外线光刻)技术要到2012年才能投入生产，所以浸入式光刻将继续在2xnm制程上采用。

IMFT 25nm NAND制造技术，会有相应的实际产品。第一个产品将是业界首个单片8GB的NAND设备。在167mm2的Die尺寸上，相同的器件封装空间当中，它的存储密度是34nm产品最高存储密度的两倍。它的尺寸小到可以穿过普通光盘中央的孔洞，且存储容量时是普通CD光盘存储容量的10倍。在大致相同成本下，SSD固态硬盘厂商可以提供比前代存储容量翻倍的产品。

事实上，美光与英特尔也是Open NAND F1ash Interface(开放式NAND闪存接口，简称ONFI)的支持者。ONFI组织是一个致力于开发NAND闪存和配套设备的高科技公司组成的开放标准联盟。该组织最初在2006年英特尔开发者论坛上成立，该组织开始将今天市场上NAND闪存芯片的低级别接口规范化。这种规范化的主要动机之一，就是让不同厂家的NAND闪存芯片可以互换，通过制造商之间的竞争，更陕地部署NAND为基础的产品，同时提供更低的价格。除了英特尔与美光，ONFI组织还包括一些著名的NAND制造商，如海力士，SanDisk和索尼。上文所述的8GB NAND设备支持ONFI组织2，2接口标准，提供高达200MB／s的带宽吞吐量。英特尔与美光均对8GB NAND产品感到满意，认为采用标准同步接口是提升NAND产品传输速度的关键，标准同步 接口对SSD厂商来说也至关重要，SSD厂商严重依赖芯片之间的高速通讯。

现在，在IMFl公司目前庆祝成为两个行业巨头的NAND芯片制造机4周年的同时，被它设立在美国犹他州Lehi的半导体芯片制造厂，将美光制造NAND的专长和英特尔的多级Cell技术整合后，正在一周七天，每天24小时地开足马力生产25nmNAND闪存芯片。

该芯片制造厂的中心区域是洁净室，那里的环境得到严格控制，空气经过严格过滤，以消除微米级粉尘，最终每立方米空气当中的微米级粉尘不超过10粒。进入生产车间之前，我们换上洁净防尘服，也被称为所谓的“兔子套装”。这种服装覆盖了身体各个部位，除了眼睛和鼻子。IMFT公司核心生产区的工作人员数量之少，令人吃惊。据解释，我们看到的人大多是技术人员，他们的工作职责是进行预防性维护和确保设备根据规范进行正常运转。芯片生产主要依靠忙碌的全自动化晶圆生产设备，以及将晶圆原材料传输到工作区各个生产站的传输设备。 下图中的橙色容器被称为前端开口片盒(简称FOUP)，其中每个FOUP可装载最多25片300mm晶圆。―旦FOUP达到芯片生产链上的某个加工点，每张晶圆片都会有专门的自动化工具对其进行处理，然后FOUP被运送到下一个加工点，相同设备重复相同的加工。晶圆厂内走廊，顶端的自动运输系统(简称AMHS)正在以每小时13公里的速度将晶圆在各个制造环节间来回运输，24

3D NAND技术

NAND Flash，Z艺平均每12到15个月即跨越一个制程世代，速度远快于摩尔定律的18个月。自今年第一季开始，包括IMFT和Samsung郝宣告已迈A2xnm工艺世代。然而，目前采用平面(planar)技术的2D NANlD Flash却不断地面临制程微缩所带来的各种挑战。首当其冲的是可靠性问题。当内存单元尺寸不断微缩之际，能够容纳的电子数量也随之减少，这很容易提供电子漏失的比率，导致可靠性降低。例如，在大约50nm制程世代，内存单元内的电子数量还能维持在100多个，但当微缩到Ixnm左右时，电子数可能会降到10个左右了。因此。无论是每单元3位，或是每单元4位，这些跟随制程微缩所发展出来的提高内存容量的架构都存在着可靠性问题，最多只能应用在一些消费装置上。不久前，业界普遍认为NAND Flash会在2xnm遭遇瓶颈。但随着该领域主导厂商陆续宣布导入2xnm制程，目前业界认为10nm很有可能成为NAND Flash的微缩极限。这也激起了厂商开发可实现更大容量3D内存技术的兴趣。

目前3D NAND技术包括P-BiCS(Pipe-shaped Bit Cost Scalable)，TCAT(TerabitCell Array Transiston及，vSAT(vertical Stacked Array Transiston，3D VG NAND等。其中，3D VG NAND技术创新之处，在于它消除了晶粒堆栈架构中最常见的干扰问题。目前，几乎所有3D内存技术的电流都是垂直流动或呈U型流动，层与层之间的内存晶粒很容易产生相互干扰(z_Interference)。而3D VG技术采用三平面相交成一点，以决定内存位置。3D VG技术中，的电流是沿Y轴水平流动，消除了内存晶粒间的电流干扰问题、减小内存厚度，增加层数，进而可提升内存密度，并具有较好的读取电流以及多位记忆能力。

这些3D NAND技术为下世代大容量NAND Flash提出了一条更经济、更有效益的发展途径。现有的浮闸技术无法再适用于发展3D NANO了，因为该架构是将电荷储存在浮闸中，而浮闸本身为导体，为防止电荷流动，每个浮闸都必须绝缘，这使其不利于发展3D堆栈。这些3D NAND技术在产品生产上都采用一体成形针遣法。所谓一体成形制造法是在第一层NAND上使用27道光罩，但随后连续成长8层后，便只需一道光罩。该方法在2007年由东芝提出，其Bit Cost scalable(BiCS)TFT SONOS便是采用这种技术。目前，三星(Samsung)的TACT、VSAT；东芝的P-BiCS和3D VG，都属于一体成形3D内存技术，可大幅削减生产成本。小时不停歇。每个运载器都搭载了一个前端开口片盒(FOUP)，厂内地面全部打孔，保证空气从上向下流通，将落尘尽可能减到最小。FOUP片盒挂接在一个制造阶段设备上，后面的那个正在被AMHS吊起。一块光刻掩膜，光刻过程简单的说就是将这块掩膜上的图案“缩印”到晶圆上。

IMFT年中时就曾表示，采用25nm新工艺的NAND闪存芯片已经开始量产。而可预期的情况，就是将会有更便宜，容量更大的固态硬盘SSD上市。虽然不知道届时会有哪些产品采用，但至少第三代的X25，M就使用了25nmNT艺制造的闪存。在到2011年上半年，还将会出现160GB、320GB以及600GB容量的产品，而美光甚至计划推出lTB容量的SSD，让我们拭目以待吧。

charge Trap Melitory(电荷捕捉内存)。技术 电荷捕捉内存组件预期将成为~25nm世代产品的解决方案，也是lMFT的重要研究项目。在1960年代末期发明的硅-氧-氮-氧-硅(SONOS)组件就是其中一种型态的电荷捕捉内存组件。该种组件是将电荷储存在氮化硅材料当中。然而，传统的SONOS内存组件存在着一种应用上的限制。就是我们无法掳到一个合适茸勺穿隧氧倦层厚度来同时达到优良的抹除速度以及数据保存能力。最近这几年一种新的电荷捕捉闪存组件被提出具有克服传统SONOS组件应用止限制的能力。该种内存组件称作能带隙工程硅-氧-氮-氧-硅(BE，SONOS)组件。在采用非常薄的氧-氮-氧穿隧阻障层{一般来说备层厚度约在13120／25埃)的情况下，高电场下的电荷穿隧距离会因为能带隙消除效应而有效降低。此时几乎仅存第一层超薄氧化层扮演有效之电荷穿隧障碍，因此大大提高了电洞穿隧电流。另一方面当电荷储存状态的低电场条件下，不论电子自储存层中逸失或是电洞穿隧进入储存层之能力皆。会因为整帮氧-氮-氧穿隧阻障层的阻挡而显著降低。