一种高效网络接口的设计

摘 要： 为了得到比传统片上网络的网络资源接口（NI）更高的数据传输效率和更加稳定的数据传输效果，提出了一种新的高效网络接口的设计方法，并采用Verilog HDL语言对相关模块进行编程，实现了高效传输功能，同时又满足核内路由的设计要求。最终通过仿真软件Xilinx ISE Design Suite 12.3和ModelSim SE 6.2b得到了满足设计要求的仿真结果。

关键词： 片上网络； 网络资源接口； 核内路由； Verilog HDL

中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2013）10?0059?03

0 引 言

随着纳米时代的到来，集成电路工艺不断的发展，特别是VISI设计技术的进步，系统级芯片的设计迎来了巨大的挑战，而这个挑战的的关键就是怎么样实现更高的通信效率。这个问题的出现也预示着多核技术时代的到临。为了应对这个挑战，人们提出了片上网络（Network on Chip，NoC）的概念。片上网络（NoC）移植了网络通信的方式，进而来解决多核时代的IP核互联通信的问题。由于片上网络（NoC）具有优秀的可扩展性和相对较好的功耗效率，目前已经被大多数人认为是解决当前甚至未来芯片设计中关于通信问题的最重要的技术之一。

1 NoC简介

图1为传统2D?MESH结构的NoC示意图。图中明显可以看出片上网络（NoC）主要由4部分组成：资源节点（IP核）、路由节点、网络接口NI（Network Interface）和全局链路。其中网络接口NI就是连接IP核与通信网络的桥梁，同时网络接口NI的设计也是片上网络（NoC）设计技术中重要的一环。

2 通用网络接口NI的结构及模块功能

网络接口的作用主要基于网络中关于信息包信息的传输，并且将其转换成资源模块可用的形式。它的主要功能包括3个方面：提取关于IP核与网络之间的通信协议；支持任何IP核与网络接口连接；对数据进行打包和解包。

当数据在NoC中传输时，网络接口将主IP核中的数据进行打包，并进行校验，然后将其传输到路由节点进入网络，最后由目的IP核的网络接口进行解包，校验进入到目的IP核中。图2是通用网络接口的结构模块图[3]，如图2所示其主要由通用核接口、数据打包单元、数据解包单元、存储单元和异步FIFO构成。数据打包单元主要将来自IP核的信息进行打包，其首先将信息转换成流控单元（flit），然后在网络中进行传输，其主要由包头编码单元，数据处理单元和FIFO控制单元构成。而解包单元主要是将数据包进行转换，满足目的IP核所需要的数据形式。数据打包单元和数据解包单元共享网络接口中的存储单元，这样做主要是易于链接不同模块。

3 高效网络接口的设计

3.1 总体结构的设计与分析

当原始数据从IP核传输到本网络接口，首先由数据接收模块将原始数据打包，并将其分为多个片（flit）[6]。通常数据包被分为：Head flit，Date1 flit，Date2 flit，Tail flit等4部分[7]，而本网络接口将其压缩为Head flit，Date1 flit，Date2 and control flit三部分，主要是将Tail flit压缩到传统Data2 flit中，因为Tail flit中只含有一个完成控制信号，所以将其合并到最后一个数据片上，通过寄存器控制模块控制发送，通过网络到达目的网络接口，由其将接受到的数据包进行解包，满足目的IP核的需求，同时传输到目的IP核。由于本网络接口也可以嵌入到IP核中，因此可以提前将Head flit发送出去，使Head flit的发送与数据打包并行处理。这样就加速了数据的传输速率。

3.2 数据接收模块的设计

3.3 数据发送模块的设计

3.4 寄存器控制组模块的设计

4 系统仿真与验证结果

5 结 语

本文设计的网络接口主要是针对对数据传输速率要求较高，对传输效果稳定性要求较高的NoC体系。通过实验基本实现了设计要求，同时此网络接口具有较强的实用性，对与今后核内路由的研究具有重要的意义。

参考文献

[1] RADULESCU A， DIELISSEN J， PESTANA S G， et a1. An efficient on?chip NI offering guaranteed services， shared?memory abstraction and flexible network configuration [J].IEEE Transactions on Computer?aided Design of Integrated Circuits and Systems， 2005， 24（1）： 4?17.

[2] BERTOZZI D， BENINI L. XpIPes： a network?on?chip architecture for Gigascale systems?on?chip [J]. IEEE Circuits and Systems Magazine， 2004， 4（2）： 18?31.

[3] SINGH Sanjay Pratap. Modeling and analysis of router architectures and network interface architecture for network on chip [D]. Dallas， USA： The University of Texas， 2006.

[4] 张楠.高效的片上网络体系结构：核内路由[D].杭州：浙江大学，2008.

[5] 刘勇.MPsoc通信互联技术研究[D].西安：西安电子科技大学，2009.

[6] 欧阳一鸣，倪晋照，刘炎炎.一种更可靠的资源网络接口结构[C]//第六届中国测试学术会议论文集（CTC2010）.北京：机械工业出版社，2010：73?75.

[7] DALLY W J， TOWLES B. Route packets， not wires： on?chipinterconnection Networks [C]// Proceedings of the 38th Conference on Design Automation. [S.l.]： CDA， 2001： 684?689.

[8] SALMINEN E ， KULMALA A. HML Inen TD survey of network?on?chip proposals [J]. White Paper， OCP2IP， 2008 （3）： 1?12.

[9] 山蕊，蒋林，李平.一种通用片上网络适配器的设计与实现[J].微电子学与计算机，2011，28（3）：27?29.

[10] 岳培培，陈杰，刘建.用于片上网络的网络接口设计[J].计算机工程，2009，35（10）：9?12.