对时钟缓冲器数据手册中附加抖动性能的理解

时钟扇出缓冲器常被用于需要分发时钟信号的多个副本的时钟应用之中。要为时钟应用选择合适的时钟扇出缓冲器，在比较不同产品数据手册规格之前，理解附加相位抖动规格是十分有帮助的。

附加相位抖动依赖于输入时钟的信号转换率（slew rate）、输入相位噪声和输入频率。

时钟分发IC不能独立产生时钟信号，因此除非有输入信号，否则不能测量相位噪声。最常用于衡量时钟分发IC质量的术语是附加相位抖动（additive jitter），或者在指定频带范围内的附加相位噪声。采用标准方法测量附加相位抖动并不常见。这种方法需要设计工程师深入钻研时钟缓冲器数据手册中的详细信息。例如，输入时钟的信号转换率（slew rate）、输入频率和输入源相位噪声的差异能够为标定的时钟缓冲器性能带来很大的变化。

计算相位抖动

相位噪声是一种频域测量，可以计算出特定频偏带宽内的相位抖动。使用这种方法有多种理由：它是可重复且容易测量的，而且允许工程师去分析感兴趣的特定偏移频带。时域测量淘汰了事后在特定频带上分析的可能性，即每个感兴趣的频带都需要进行额外的测量，并且固有的会产生受限的结果。要捕获更低的频率性能，需要更长的测试时间；更低带宽示波器被看作低通滤波器，这意味着具有高灵敏度的高带宽示波器是必要的。换句话说，示波器上的相位抖动提供了完整的图形，而相位噪声更清楚地描绘出影响因素。

为了定性分析缓冲器对于相位抖动的影响，设计人员必须首先测量时钟源的相位抖动，然后是时钟源和缓冲器一起工作时的相位抖动。缓冲器的相位抖动通过公式3计算出来。在计算相位抖动时通常做的假设是时钟源和缓冲器噪声不相关，而且由纯粹的随机抖动组成。

附加相位抖动对比输入时钟的信号转换率（slew rate）

附加抖动性能依赖于输入时钟的信号转换率（slew rate）。较低的slew rate通常导致较高的附加抖动。设计人员必须确保使用与数据手册中标定相似的slew rate，才能在应用中获得预期的结果。举个例子，如果输入是限幅正弦波或者是用于某些温控晶体振荡器（TCXO）或恒温晶体振荡器（OCXO）的正弦波，那么实际的附加相位抖动将达不到数据手册中标定的性能。在这种情况下，唯一的选项是去测量时钟缓冲器性能，这时数据手册中的值就无关紧要了。

当比较不同时钟缓冲器制造商的数据手册上的抖动数据时，比较在附加抖动测量中使用的slew rate也是有意义的。图1显示了不同slew rate对附加抖动的影响。更重要的是，它也显示出缓冲器在所有slew rate下并非都表现优异。

附加相位抖动对比输入相位噪声

为了确保得到精确的测量结果，时钟源相位噪声必须远低于被测器件。通常OCXO被作为时钟源，但在较高频率时，这将变得比较困难，或者需要更高的成本代价，并且仍然在近端频偏上有限制。图2显示了被使用的低相位噪声时钟源的性能对比时钟源驱动Silicon Labs S153302时钟缓冲器的性能。当Si53302时钟缓冲器采用156.250MHz输入，在12kHz～20MHz带宽范围内，使用等式3获得112fs的附加抖动。

然而，当使用具有相近或者略微低的相位底噪的时钟源作为缓冲器的时钟源时，夸张的附加抖动数据显示出来。图3显示当采用具有近似性能的156.250MHz时钟源时，Si53302时钟缓冲器的性能。这个测量结果“34fs的附加抖动”是不正确的。

当基于数据手册中数据进行附加抖动性能比较时，设计人员必须谨慎使用这些数据。如果提供的图表类似干图2中的那些，那么可以认为测量是准确的，这将使比照更加容易些。然而，如果类似图3中的附加相位噪声图表，那么最好不要依赖于附加相位抖动图表。例如，如果考虑中的两个时钟缓冲器有类似的相位底噪，那么相位噪声图表也能够比较。在这种情况下，附加相位抖动性能应当是相似的。而如果一个时钟缓冲器拥有更好的标定的附加相位抖动，那么优势可能来自于抖动测量的方法。

图4提供了附加抖动的一个有趣示例。时钟源具有334fs的相位抖动，时钟源加上Si53302时钟显示相对于353fs的计算值的抖动改善值284fs。在这个例子中，缓冲器被用于减少时钟源调幅（AM）噪声，它改善了相位噪声性能。

附加相位抖动对比输入频率

公式4显示了抖动、噪声L（f）和频率之间的关系。当频率fo降低时，相位抖动增加（假设噪声功率恒定）。如果相位噪声性能保持不变，那么频率每增加2倍，相位抖动性能也将提升2倍，这就是为什么大多数数据手册都引用高频性能数据的原因。设计人员必须小心确定操作频率下的附加抖动性能。此外，缓冲器的相位噪声性能L（f）能够相对于操作频率轻微改变。图5显示了时钟缓冲器相对于输入频率的附加抖动性能，使用了适当的低噪声时钟源。

公式4：Tjrms=10L（f）/20/√2πfo

Tj=抖动有效值

L（f）=噪声功率

fo=频率

结论及建议

在电路中设计时钟缓冲器并且使用数据手册技术参数评估时钟分发IC性能时，设计人员必须特别小心。输入信号的变化率slew rate、输入频率和输入时钟源相位噪声的不同，能够导致很大的性能差异。

较高的时钟输入变化率slew rate导致较低的附加相位抖动。

较高的频率导致较低附加相位抖动。

较高的输入相位噪声导致较低的附加相位抖动。

除了考虑在不同时钟缓冲器之间比较附加相位抖动之外，比较标定的相位噪声性能也可能作为选择依据。例如，具有更好附加相位抖动的器件也具有更好的相位噪声性能吗？如果没有，那么测量技术可能是欠佳的。理论计算不可能适合所有情况。为了确定现实应用中的性能和优化的解决方案，使用预期时钟源进行器件评估是必要的。