通过外部电路提升稳压器的最高输入电压

当今市场上有许多用于5A－10A负载点(POL)转换的大电流集成稳压器优化了+5V或+12V输入总线。虽然这些应用最为常见，但仍有应用在使用低成本的电源，如+18V适配器。添加一些简单的电路就可使这些高功率密度产品兼容于更高的输入电压。

许多集成稳压器含有不同的输入电压，用于主控制逻辑和输出电源器件。为敏感控制逻辑提供针对大电流电源器件的隔离。通常仅有一组输入电压可用，并且希望从这个输入端同时为控制逻辑和电源器件供电。本文将讨论应用+12V稳压器和10A集成稳压器NCP3102的高压输入总线设计方案。

图1是一个外加缓冲器和稳压电路的例子。图中显示的电路充当稳压器、启动延迟和缓冲器／EMI抑制器。启动延迟由输入电压通过Rs电阻来产生。为了简化分析，假定输入电压(IN+引脚)为19V、处在未稳压节点(uR节点)的初始电压为0V，那么，初始提供的电流就是19V／680Q=27.9mA，及当转换器开始开关时为(19V－5V)／680Q=20.6mA。NCP3102拥有4V的典型欠压阀值。但是，由于通路晶体管Ql的压降，前面的计算中使用的是5V。由于存在三条泄漏通道的缘故，软启动时间被延长。其中一条泄漏通道通过D2，即最大反向漏电流为2uA的BAT54T1。接下来考虑下一条通过齐纳二极管(MMSZ6V2T1)接地的泄漏通道，这条通道在4V时拥有最大3gA的漏电流。要考虑的最后一条泄漏通道是NCP3102的负载，它在4V、导通之前拥有1.8mA的典型电流消耗。由于z1在挽最小电流，Q1在NCP3102导通的那个点充当电压跟随器。从前面的分析来看，除了NCP3102的负载消耗外，其它所有泄漏通道都被认为较小，且在计算时会被忽略，因为它们仅会增加数纳秒(ns)时间的延迟。为了快速分析起见，连接至UR节点的所有电容都需要充电，并且能够考虑为并行连接，其中包括c1、C3、C12和C11，如图1和图2所示。

通过使用流经Rs的24.3mA平均充电电流并拥有506nF的总并行电容，上述分析还能够进一步地简化。总延迟能够计算出来：506nF×4.0V／24.3mA=83.31.ts，即整个电路到达接近4.0V的输入欠压电平的延迟时间。前面的计算假定IN+节点的上升在瞬时间即完成；如果上升速率较慢，电路的延迟将会延长，实际测试波形显示产生了84gs的延迟。Rz和Rs的值能够被用于创建不同电平的输入欠压锁定。例如，如果Rs的值增加至1千瓦，导通电压就会从规定的4V增加至9V，因为在达到9V电平之前，Rs供应的电流不足以克服静态电源电流。

一旦电路启动，当高端开关处于导通状态时，UR节点电压就由开关节点(PWRPHS引脚)通过D2来提供。如果转换器输入电压设定为1V，占空比范围就在5.2％－7％之间，因此，来自D2的脉冲就有190ns－427ns的持续范围。一旦开关开始，控制器的电流负载从1.8mA增加至约11mA典型值。由于开关电源的输出功率是10w，每5.6mA就是1个效率损耗的百分点。例如，若Rz连接至IN+而非UR，空载电流会增加至23mA，而非16mA。当转换器开关时，UR电压拥有一路交流电查看它的充电情况，直至高达输入电压IN+在高端开关导通期间减去二极管压降，并在关闭期间减去电压衰减。c1和Rs的值不仅控制着导通延迟，还控制着UR节点的衰减，稳压器的输出电压由Rz、zl和Q1设定和控制。首先Rz提供分流来对zl反相偏置，从而为Q1的基极提供参考电压。Rz还为Q1提供基极电流，并能充当限流器。Q1充当通路元件，对齐纳二极管电压进行稳压，并减去VBE压降。

Ql提供的经过稳压的输出电压需要同时为VCC引脚和升压(boost)引脚提供电压和电流。控制器的电源通过VCC引脚提供，因此需要通过R5和cll组成的RC网络来对VCC引脚进行去耦，而该RC网络消除开关或缓冲期间的干扰。VCC引脚在5.5V时的典型电流消耗是7.2mA。升压电路用于为高端驱动电路供电。源自Q1的稳压电压经过D1，并在高端驱动器关闭时为C12充电。当高端驱动器导通时，PWRPHS引脚的电压增加到IN+，而D1停止导电。导通高端FET所需要的电源由C12通过Rboost提供。需要着重说明的是，驱动器的上升斜线(先)由Rboost控制，随后由相位和升压节点的振铃(ringing)控制。BOOST引脚在5.5V时的典型电流消耗为3.8mA。在这个点，设计师必须对效率、安全性和电磁干扰(EMI)进行折衷。一方面，最高效率的方法是将R降低至0，在这个点，高端驱动器将快速导通，而开关损耗也将减至最小。快速的转换导致较大的dv／dt，使其可能超过PWRPHS引脚和BST引脚上的最大额定电压，而同时还会产生幅射型和传导型发射。如果R增加，高端驱动器将会导通，缓慢限制电压尖峰及EMI，但开关损耗将增加，能效将降低。控制器的输入电压能够通过改变zl来从6.2V增加至更高的电压，而这可以增加转换器的能效。控制器增加的电压转换为内部低端FET的门电压，而低端FET降低导通阻抗RDS(on)。由于低端驱动器在93％的开关期间都保持导通状态，拥有较高的电压对于能效提升非常重要。因此，为控制器输入提供10V电压将产生最大的低端导通阻抗，从而降低效率，但随着电压增加，控制器的电流消耗也增加，因此需要进行精细的平衡，以找出控制器电流消耗相对于增加的导通阻抗的最佳点。将输入电压增加至10V还有另外一项负作用，即升压节点上仅容许26.5V的最大电压，由于输入电压IN+为19V，那么所升电压必须限制在26.5V―19V=7.5V。如果在PWRPHS节点没有电压尖峰出现，控制器可能拥有高达8V的输入电压。仍要解答的问题便是如何最小化升压节点和相位节点的电压尖峰。在升压节点方面，为高端驱动器供电的电容C12必须依靠在开关节点的顶部。由于电容在高端FET导通之前被充电至5.5V，升压节点将成为开关节点的一个电平转移版本，因此，如果电压尖峰在相位节点得到抑制，升压节点上的尖峰将减至最小。相位节点的一个简单RC将通过设置一个4MHz的电极来抑制噪声，提供10Q和4.7nF的RC。另外，缓冲可通过D2、c1和Rs提供。

图3显示的是一个+18V适配器在10A时转换至1.0V输出的能效。将这种方案与从+18V电压转换至+12V，再从+12V转换至+1.0V的两段式方案相比，总成本更低，能效相同或更高，而尺寸则要小得多。当将这种方案与其它集成型方法相比时，能效相同或更高，因为NCP3102中低端FET具有8mQ的低导通阻抗，而其它集成型解决方案为30m－100m。

通过增加简单的外部电路，可以对标准+12V产品的输入电压进行升压，使其可以用于更高输入电压的电源，实现高性价比、高热效比、高功率密度的电源。