QPSK信号波形生成电路设计

【摘要】 根据调相法调制原理，设计了一种QPSK波形生成电路。由M序列产生一组二进制数据序列，通过串、并变换将输入的信号序列分为两两一组的并行码，并用传输门电路将其转换为与之对应的正负电平。通过两个乘法器分别对同相载波及正交载波进行二相调制，将两路输出叠加，得到调制的QPSK信号。

【关键字】 QPSK 电路

一、前言

最近由于低成本微控制器的出现以及民用移动电话和卫星通信的引入，数字调制技术日益普及。而数字式调制方式之一QPSK调制，具有采用微处理器的模拟调制方式所有优点，通讯链路中任何不足均可以借助软件根除，它不仅可实现信息加密，而且通过误差校准技术，使接收到的数据更加可靠，另外借助DSP，还可减小分配给每个用户设备的有限宽带，频率利用率得以提高。所以在通讯技术中，它应用越来越广泛了。

二、QPSK波形调制原理

首先将输入的串行二进制信息序列经串-并变换，变成m=log2M个并行数据流，每一路的数据率是R/m，R是串行输入码的数据率。I/Q信号发生器将每一个m比特的字节转换成一对（pn，qn）数字，分成两路速率减半的序列，电平发生器分别产生双极性二电平信号I（t）和 Q（t），然后对cosωct和sinωct进行调制，相加后即得到QPSK信号。

三、硬件设计

3.1 QPSK波形生成电路原理图

根据QPSK调制原理设计出电路结构图，如图1所示：

3.2 二进制信息序列

1、载波和时钟脉冲产生。在设计中，用晶振电路产生10MHz载波。将载波分频，用74LS160集成电路实现，再2分频，用D触发器实现，得到1MHz的时钟脉冲。

2、M序列设计。由于实验需要产生二进制序列，因此，要设计偶数位循环的M序列，将序列长度定为M=10，选用摸10的同步计数器74LS160，令其在状态转移过程中的，每一状态稳定时，输出符合给定序列要求的信号。在74LS160摸10同步计数器基础上加上F函数的输出组合电路，就构成产生“1111000110”序列信息的计数型序列信号发生电路，得到实验所需的二进制信息序列。

3、串/并变换电路设计。串/并转换电路主要由D触发器[4]构成。M序列产生的数码序列串行输入，在移存脉冲作用下，通过第1个时钟脉冲的作用，将输入的第1位数码存入第1级的触发器Q1，在第2个时钟脉冲作用下，第2位数码存入Q1，而第1位数码移存至第2级触发器Q2，由第5级D触发器和两个非门组成并行输出指令，作用于Q3和Q4，因而在输出端Q3，Q4并行输出第2位数码。

3.3 电平转换

经过串/并变换电路并行输出的双比特码元是两个二进制码元，需要通过电平转换器转换成与之对应的正负电平、负电代表0，正电代表1。

当二进制码“1”输入电平转换器，根据COMS传输门工作原理，TG1不导通，TG2导通，输出端输出高平电压。

当二进制码“0”输入电平转换器，根据COMS传输门工作原理，TG1导通，TG2不导通，输出端输出低平电压。

3.4 乘法器和加法器

1、乘法器。模拟乘法器是对两个模拟信号（电压或电流）实现相乘功能的的有源非线性器件。主要功能是实现两个互不相关信号相乘，即输出信号与两输入信号相乘积成正比。在本次设计中，根据需要，选用集成块AD633乘法器实现。根据VC和VS 为乘法器的两个输入端，输入两个相乘信号。W和Z是一个输出端，可以将其中一个接地，从另一端输出。

2、加法电路。用集成运放加反馈网络构成的运算电路[5]来实现两路叠加.R1=R2=R4=Rf1=Rf2=3kΩ，平衡电阻R3=R1//R2//Rf1=1kΩ，R5=R4//Rf2=1.5kΩ。这个电器接成两个反相放大器，由于电路存在虚短，在P端接地时，N点为虚地。显然，此电路属于多端输入的并联负反馈电路，对反向输出节点c可以写出以下等式：

R4，R5，Rf2和\放构成一个放大倍数为1的方向放大器，从而使输出信号反向，消去上式的负号，实现两路信号的叠加。由此便得到QPSK调制信号。

参 考 文 献

[1]樊昌信.通信原理[M].国防工业出版社.2006.7

[2]章坚武.移动通信[M].西安电子科技大学出版社.2007.8

[3]刘国梁、荣昆璧.卫星通信[M]西安电子科技大学出版社.2001.6