一种低回踢噪声高速电压比较器的设计

[摘要]通过对现有几种闩锁比较器的分析和比较,提出一种应用于流水线ADC中改进的动态闩锁电压比较器结构,该结构具有较小的功耗和回踢噪声的特点。并采用0.18um CMOS1P6M工艺对电路进行设计,在电源电压为1.8V的条件下,对电路进行仿真,仿真结果表明它的回踢噪声小,输入敏感电压误差小于2mV,最高工作频率200MHz,功耗270uW。

[关键词]CMOS回踢噪声比较器

中图分类号:TN98文献标识码:A文章编号:1671-7597(2009)1210042-02

一、引言

在现代通信和信号处理系统中,模数转换器是非常重要的一个电路模块,特别是在以电池供电为主的便携式移动通讯终端中,更是需要高速、低功耗、高分辨率的ADC作为数字信号处理的接口。

由于动态闩锁结构的比较器具有速度高功耗小的特点,因此在Pipeline ADC中被广泛采用。但是在闩锁比较器中,若其再生节点上面有大的电压改变时,该改变会通过输入MOS管的寄生电容耦合到比较器的输入,因此而使输入电压扰,从而降低转换器的精度,这个干扰通常称为回踢噪声。当pipelined ADC中同时有大量的比较器同时进行开关操作时,该回踢噪声会严重影响输入电压及参考电压,从而使ADC的精度大大降低。

本文提出了一种改进的CMOS动态闩锁电压比较器结构,通过对电路中主要指标的分析和优化设计,使该比较器达到了很小的回踢噪声和较高的工作速度。

二、闩锁比较器结构

现有闩锁比较器的结构有很多种,这里主要对class-AB闩锁比较器及动态闩锁比较器两种比较器的结构从功耗、速度和回踢噪声等方面进行比较分析。

(一)class-AB闩锁比较器

Class-AB型闩锁比较器典型电路如图1所示。

图1Class-AB型闩锁比较器

当Vlatch为低电平时,M5关断,使M3a/M3b上没有任何电流流过。而M4作为复位开关,使M2a/M2b作为输入差分对管M1a/M1b的负载管。当Vlatch

变为高电平时,再生过程开始:复位开关打开,晶体管M2a/M3a和M2b/M3b形成两个背靠背的反相器,在再生相的开始阶段将两个小的输出电压再生为全摆幅的数字电平。

该类比较器具有以下显著特点:

1.其再生过程同样由两个耦合的CMOS反相器完成。在再生过程中,瞬间增大的电流给输出节点充电,使再生过程变得很快速。

2.在该类比较器中,其输入差分对的漏端都是直接连接在再生节点上,由于该电路只有一个极点,所以输出电压会更快的响应输入电压的变化。同时,由于输出节点上有轨至轨的电压改变,而该改变会通过寄生电容耦合到输入节点,所以该结构的回踢噪声很大。

总之,Class-AB型闩锁比较器有速度快、高效的特点,但回踢噪声较大。

(二)动态闩锁比较器

虽然Class-AB型闩锁比较器效率高,但其在复位相及再生完成后仍然消耗功耗。而动态闩锁比较器,只有再生阶段才有功率消耗。其典型结构如图2所示。

图2动态闩锁比较器

当Vlatch为低电平时,晶体管M4a/M4b和M5a/M5b将输出节点及差分对管(M1a/M1b)拉至VDD,M6关断,整个电路无电流。当Vlatch为高电平时,复位管关断;电流流过M6和差分对管。根据输入电压的不同,耦合反相器M2a/M3a和M2b/M3b中的一个,会获取更多的电流,从而决定最终的输出状态。

再生完成后,一个输出节点电压将变为VDD;另一个输出节点和差分对管的两个漏端电压都将变为0V。在这种情况下,整个电路没有电流,从而使电路的功率效率达到最大值。

由于差分对管M1a/M1b的漏端有轨至轨的电压变化,所以会产生大的回踢噪声。不仅如此,在这种比较器结构中还有另外的回踢噪声源存在:差分对管操作范围的变化。在复位相,整个电路没有电流流过,且差分对管M1a/M1b关闭。在再生相的开始阶段,电流开始流过M1a/M1b,其VDS很大,晶体管处于饱和状态;当其漏端电压变为0时,它们进入三极管区。操作区域的改变伴随着其栅电压的改变,所以会相应的引起其输入电压的改变。

三、改进的闩锁比较器

如图3所示为改进后的闩锁比较器结构,其由预放大输入对管M7/M7'和M8/M8'和主比较器结构所组成,在主比较器前面增加预放大输入对管有两个方面的作用:一是应用于piplelined ADC中时,可以直接四端输入,而不需要采样电容,这样大大减小了ADC的面积;二是更大程度上减小回踢噪声。

图3改进的闩锁比较器

在复位周期,clk和clk'均为高电平(其中clk'要比clk晚关断几百皮秒),输入差分对管MP1和MP2将差分输入电压Vid(Vid=Vip-Vin)转换成差分电流馈送到CMOS动态闩锁的两个输入端,传输门MN1和MN2导通将差分电流传输到动态闩锁的两个输出端A和B,MN5导通使得差分电流从MN5上流过,故流过MN3和MN4的电流相等,因此NMOS触发器状态不能翻转。由于MN5导通电阻的影响节点A和B之间存在一定的电压差。MP5关断,没有电流流过PMOS触发器,因此MP3和MP4关断。

当clk'变为低电平时,进入比较周期,MN5关断,MN3和MN4形成正反馈的连接,因此NMOS触发器首先开始再生。MP5导通,MP3和MP4随之导通,电流从PMOS触发器流向NMOS触发器,过几百个皮秒后PMOS触发器开始再生进一步加快整个了再生速度,由于再生过程是一个强正反馈的过程,这个电压差被迅速放大直到等于电源电压。假设复位周期Vip小于Vin,则差分电流从A点流向B点,由于MN5导通电阻的影响,故复位周期A点的电压比B点的电压高,在比较周期,由于正反馈作用,最终A点的电压不断升高直到电源电压,而B点的电压不断下降直到地电位,相应地输出Vout+锁存为低电平,输出Vout-锁存为高电平;反之,则Vout+为高电平,Vout-为低电平。在比较周期MN1和MN2关断将次级输入对管与动态闩锁的输出相隔离减小了回踢噪声,而两个次级输入对管又接前级预放大电路,所以对输入信号(Vin+、Vin-、Vref-、Vref+)的回踢噪声更小。

比较器的再生时常数如下式:

其中DC是节点A或B处总的寄生电容,gm,NFF和gm,PFF分别表示NMOS和PMOS触发器开始再生时的跨导。因此为了获得最高的工作速度,应尽量减小DC而增大分母项,因此,设计中两个触发器中的MOS管取工艺允许的最小沟道长度。再生时MP3和MN3、MP4和MN4相当于两个交叉耦合的倒相器,为了使其上升延时和下降延时近似相等,通常使PMOS管的宽长比与NMOS管的宽长比的比值等于NMOS管载流子迁移率与PMOS管载流子迁移率的比值。通过模拟优化这两对PMOS管的宽长比与NMOS管的宽长比的比值取3倍。

四、电路模拟和仿真结果

本设计的比较器主要应用于流水线ADC中,流水线ADC的差分输入电压分别为:Vin+(0.5V～1.5V)、Vin-(1.5V～0.5V)。由两个比较器构成的子ADC满足下述关系式:

所以该比较器的比较电压分别为+0.25V和-0.25V。将本设计采用0.18µm

CMOS 1P6M工艺进行实现,时钟clk的频率为50MHz,其仿真结果如图4～6所示,仿真结果显示该比较器可最高工作于200MHz的时钟频率下;在时钟频率为50MHz时,其负端比较电平误差为1.994mV,正端为1.576mV,工作电流150uA,消耗功率为270uW,其在开关动作期间的回踢噪声小于0.2mV:

图4负端比较电平误差为1.994mV

图5正端比较电平误差为1.576mV

图6时钟高低电平(即开关动作)瞬时回踢噪声

五、结论

本设计首先对现有几种闩锁比较器结构进行分析和比较,提出了一种改进的闩锁比较器结构,通过对该结构分析和优化,使该比较器的回踢噪声大大的减小。该电路仿真结果表明其回踢噪声引起的输入电压抖动小于0.2mV,输入敏感电压误差小于2mV,最高工作频率可达200MHz,50MHz工作频率下其功耗仅为270uW。

参考文献:

[1]B.Nauta and A.Venes,“A 70-MS/s 110-mW 8-b CMOS folding and interpolating A/D converter,”IEEE J.Solid-State Circuits,vol.30,no.

12,pp.13021308,Dec.1995.

[2]P.Amaral,J.Goes,N.Paulino,and A.Steiger-Garção,“An improved low-voltage low-power CMOS comparator to be used in high-speed pipeline ADCs,”in Proc.IEEE Int.Symp.Circuits Syst.,May 2002,vol.5,pp.141144.

[3]T.Kobayashi,K.Nogami,T.Shirotori,and Y.Fujimoto,“A current controlled latch sense amplifier and a static power-saving input buffer for low-power architecture,”IEEE J.Solid-State Circuits,vol.28,no.4,pp.523527,Apr.1993.

[4]B.Razavi,principles of Data Conversion System.New York:IEEE Press,1995.

[5]H.Kimura,A.Matsuzawa,T.Nakamura,and S.Sawada,”A 10-bit 300-MHZ interpolater-parallel A/D converter,”IEEE J.Solid-State Circuits,vol.28,no.4,pp.438-446,Apr.1993.

[6]H.Lee,”A 12-B 600ks/s digitally self-calibrater pipelined algorithmic ADC,”IEEE J.Solid-State Circuit,vol.29,no4,pp.509-515,Apr,1994.