一种高精度CMOS带隙基准和过温保护电路

摘 要:在分析标准的CMOS带隙基准原理的基础上,设计了高精度、高电源抑制比的CMOS带隙基准电压发生器。其特点是采用内部电压减小电源噪声的影响;通过两个串联的二极管提高,减小运放失调的影响。该电路基于CSMC 0.35um DPTM工艺,使用Spectre仿真该电路得到结果为,常温下输出电压为1.23V,在-20℃~80℃温度范围内温漂为10PPM/℃,在4V到7V范围内电源抑制比为0.01V/V,达到了设计的预期目标。

关键词:带隙基准 温度补偿 电源抑制比 正温度系数电流

中图分类号: TN7文献标识码:A 文章编号:1007-3973 (2010) 03-070-02

1引言

近年来,随着CMOS工艺技术的进步,模拟集成电路设计技术得到了飞速发展。现在受到学术界和工业界广泛关注的系统芯片集成(system on chip)、数模混合电路、模拟集成电路等对芯片内集成的基准电压源的要求比以往更高。在诸多电压基准源中,带隙式基准源的应用最为广泛。而在功放等集成电路中由于功率较大,系统的温度变化也较大,因此过温保护电路也必不可少。本文设计了带自启动和过温保护电路的带隙式基准电路,并使用了负反馈的方法使输出基准电路与电源电压基本无关,从而提高了电源抑制比。

2带隙基准原理

带隙基准是一种几乎不依赖温度和电源的基准技术,一般的带隙基准在0~70℃温度范围内有10ppm/℃的温度系数,图1所示的是带隙基准源的原理示意图。pn结二极管的电压降为VBE,其温度系数在室温时大约为-2.2mV/K.而热电压VT(VT=kT/q)在室温时的温度系数为+0.085mV/K,将VT电压乘以常数K并和VBE电压相加可得输出电压为:

(1)

将式(1)对温度微分并代入VBE和VT的温度系数就可求得K,它可以使得VREF的温度系数在室温时理论上为0。由于VBE受电源电压变化的影响很小,带隙基准源受电源的影响也很小。本文中T定为温度参数,单位为K。

图1带隙基准电压产生原理

3传统的带隙基准

图2所示为传统的带隙基准的核心电路图,图中运算放大器工作在深度负反馈情况下,使A、B两点的电位相等。选取R2、R3两电阻的阻值相等,可以得到两个BJT晶体管支路上的电流相等。Q2的发射极面积为Q1的n倍,则由双极型晶体管的电流公式:

(2)

得:

(3)

(4)

电阻R1上的电压降为:

(5)

这样:

(6)

适当调整R1,R2,R3的电阻比例可以得到在室温时温度系数为0的输出电压Vref。

图2传统带隙基准原理图

4减小失调电压的影响

由于输入MOS管的非对称性,运算放大器存在有输入失调电压,也就是当运放的输入电压为零时,其输出电压不为零。当运放的输入电压为Vos时,我们可以得到基准电压的输出如(7)式所示:

(7)

等效的失调电压Vos在运放的输入端产生的影响被量化为:

(8)

得出:

(9)

由式(7)可见,如果同相比增大,即可减小失调对输出基准电压的影响。如图3所示为本文高精度CMOS带隙基准核心电路及其启动和保护电路,Q1、Q2面积是Q3、Q4的n倍,将Q1和Q2、Q3和Q4串联,将提高为2,减小运放失调的影响。

图3高精度CMOS带隙基准电路

核心电路产生一个和温度成正比的电流(PTAT电流)为:

(10)

仿真结果为4uA。

经过上方的电流镜,将PTAT电流镜像后流过电阻R4,得到一个PTAT电压,再与VBE5相加后得到输出电压Vref:

(11)

取VBE为0.7V,求得Vref=1.25V,由于所使用工艺模型的差异,仿真结果为1.23V。

5过温保护

过温保护由镜像管M16,M17,R7,R8,Q6,上拉电阻R9,以及反相器inv1,inv2组成。

PTAT电流经过镜像管M13,M16放大10倍后变成40uA从M16管漏端流出。正常情况下电阻R7,R8上的压降较低,不至于使Q6导通,因此OTout输出电位为“0”,M17栅极电位为“1”,管子导通,使R8短接,这样可以降低Q6基极的电位,使其截止。

当温度上升到大约125℃时,R7上的压降升高到Q6管BE结开启电压以上,Q6导通,输出OTout为“1”,从OTout输出的过温信号送到偏置部分的使能管栅端,用于关断电路。M17和R8起过温迟滞作用,当发生过温保护时,M17管关断,Q6基极点位进一步升高,温度必须降低到82℃左右,过温保护才被取消,电路进入正常工作状态。

带隙基准的过温保护迟滞效果如图4所示。

图4过温保护特性

电路采用CSMC 0.35um N阱CMOS工艺模型进行Spectre仿真,得到良好的温度扫描特性:

图5带隙基准的温度扫描特性

6电源抑制比

一般的带隙基准都要求较高的电源抑制比,但是如果带隙基准中的运放采用外加偏置,必然会受到电源电压纹波的影响,特别是随着工作频率的提高,电容耦合使得输出电压受到电源电压的影响更大。因而使得传统带隙基准电压源电路的性能指标的进一步提高受到很大限制。本文中的带隙基准采用负反馈自偏置电路,不仅简化了电路,而且利用一个负反馈使输出偏置电压受电源电压的影响更低。本电路考虑这个因素,采用了运放自偏置结构,将运放输出电压作为基准核心电路的偏置,形成一个负反馈自偏置环路,使电源电压对输出基准电压的影响进一步降低,在4V到7V范围内电源抑制比为0.01V/V,如图6所示。

图6带隙基准的电源电压扫描特性

7结束语

本文介绍了一种基于0.35um CMOS工艺设计的低温漂CMOS带隙基准源,常温下输出电压为1.23V;在-20℃~80℃温度范围内,温漂为10PPM/℃;在4V到7V范围内电源抑制比为0.01V/V;达到了设计的预期目标。整个电路结构简单,有一定的实用价值。

参 考文献:

[1]朱樟明, 杨银堂, 刘帘曦. 一种高性能CMOS带隙电压基准源设计[J]. 半导体学报, 2004, 25 (5): 542-546.

[2]艾伦•PE•霍尔伯格. CMOS模拟集成电路设计[M]. 第二版. 北京:电子工业出版, 2005:125-130.

[3]陈碧, 罗岚, 周帅林. 一种低温漂CMOS带隙基准电压源的设计[J]. 电子器件, 2004, 27 (1): 79-82.

[4]毕查德•拉扎维. 模拟CMOS集成电路设计[M]. 西安:西安交通大学出版社, 2002:309-327.

[5]曾健平, 文剑, 晏敏. 低功耗CMOS带隙基准电压源的设计[J]. 宇航计测技术, 2004,6(24): 41-44.