一种CMOS晶体振荡器芯片的设计

摘要：本文采用0.18um CMOS 工艺设计了一种4MHz 的Pierce 晶体振荡器，主要应用于射频接收系统。该芯片采用自动增益控制（AGC）结构，提高了频率稳定性，降低了功耗。流片测试结果显示，在1.8V 电源电压下，输出频率具有较好的精度，最大的频率误差为0.1% ，在1.8V 电源电压下，消耗电流500 nA ，版图面积为100um×250um，满足射频收发芯片低功耗、高稳定性、和版图面积小的要求。

关键词：Pierce 晶体振荡器；自动增益控制；低功耗

1 引言

最近几年，随着无线通讯系统的迅猛发展以及半导体产业的兴盛，射频集成电路的研究得到了广泛重视。低成本，低功耗的无线收发终端的设计已成为一个重要的研究课题。频率综合器是无线收发器的一个重要模块，而压控振荡器（VCXO）又是频率综合器中最核心的组成部分。目前，包括无源电感和无源电容在内的无源器件已经可以实现片上解决，采用CMOS工艺，将整个射频前端集成在芯片内，已经成为业界研究的热点。本文基于负阻分析模型，设计了一种4MHz 石英晶体振荡器，具有较好的相位噪声性能和较低的功耗，除石英晶体外，电路全部集成在射频芯片内作为锁相环路的高精度频率参考源。

2 Pierce 石英晶体振荡器的基本结构

由于Pierce 结构的在晶体振荡器稳定性和容易起振方面优于Colpitts 振荡器，故选用Pierce 电路结构，如图1（a）所示，C1、C2 与外接晶体谐振器接于芯片外部晶体振荡器XTAL 的两端，构成谐振回路，NMOS 管M0 是放大管。图1（b）是相应的小信号等效电路图，其中电感Ls、串联电容Cs、并联电容Cp、电阻Rs 构成晶体谐振器XTAL 的等效电路。晶体的串联谐振频率f2S=1/（2π*LSCS）和并联谐振频率fP2=1/（2π*LS）（1/CP+1/CP），为了使振荡器有良好的稳定性和预测性，应该使振荡频率接近串联谐振频率[1]。晶体振荡器必须满足两个条件才能振荡，振荡器的环路增益必须大于1。振荡器的相移必须等于0，相移由反向放大器和晶体的相移组成。通过网络分析仪测试我们得到该石英晶体模型的各个参数为：Cm=20fF，Lm=79.157mH，Rm=50Ω，C0=7pF。后面我们电路设计的性能优化全部基于这个石英晶体模型。

3 带自动增益控制的Pierce 振荡器

由于低功耗和频率稳定性的考虑，石英晶体振荡器一般包括晶体振荡器电路，反向放大器，偏置电路和峰值检测器，采用了自动增益控制（AGC）技术，晶体当前的增益由闭环回路自动控制，峰值检测电路比较参考信号和振荡信号大小，产生一个反馈信号控制偏置电路，进而控制反向放大器的增益，单纯使用偏置电压稳定电路的静态工作点是不够的，因为放大管还会受到电源电压下降等带来的影响，还要同时考虑提供偏置电流。如果采用固定电流源给放大管提供电流，由于跨导必须大于起振条件，会造成功耗的浪费，因此引入自动增益控制电路，引入AGC 结构，起振之后，随着振幅的增加，通过反馈来调节放大管的电流，使电流不但可以独立于电源电压的变化，而且可以随着振幅的变化而反向变化，平衡后MOS 管工作在亚阈区，形成更为合理的静态工作点的控制方式。图2 中M0 是放大管，M1，M3，M5 构成电流偏置电路，电阻Rf跨接在M0 的栅漏之间，作为M0 的自偏置，取值200kΩ。刚起振的时候通过M1 镜像的电流很大，M0 栅上的直流电压较大，使得M0的漏电流很大，通过M4 与M2 的镜像作用，使得流经放大管M3 的漏电流较大，M3 管的增益很大。当振荡器开始工作时，振幅逐渐变大，通过R2，C2，C4 的滤波作用，也就是使得M2 栅压下降，电流减小，通过M5 管与M1 管的镜像作用，使得流经放大管M0 的漏电流减小，最后达到平衡状态。这样构成负反馈，通过AGC 限制晶体振荡器输出波形的振幅，从而自动调整电路的工作点，提高了稳定性，减小了功耗。R4，M6 构成启动电路，M2，M3，M4，M5，R3 构成简单的与电源无关的电流产生电路。采用自动增益控制的一个最主要的优点在于可以避免由于石英晶体的过驱动引入的谐波失真，当石英晶体的两端电压过大时，会加大谐波分量，引入自动增益控制电路，可以启动时加大电流，在稳定振荡后，减小电流，一方面保证正常启动，同时可以减小振动幅度，提高频谱纯度，延迟石英晶体的老化。

图2 本文设计的晶体振荡器电路图

4晶体振荡器芯片系统电路结构及原理

文中所设计的晶体振荡器芯片系统框图如图3所示，其基本工作原理为：OSC振荡电路以噪声作为起振的原始激励信号，输出稳定的正弦信号；OSC_BUFFER振荡输出缓冲电路对前一级输出的正弦信号进行放大整形，得到占空比为50%的方波信号；分频电路对输出的方波信号进行频率调整，以得到适合不同频率信号源；频率调整后的方波信号通过高性能的输出缓冲电路，提高芯片的带负载能力，为各种电子系统提供准确的频率基准源。

图3 晶体振荡器芯片系统框图

5 测试结果

晶体振荡器电路采用了0.18um CMOS 工艺流片，经过测试，采用示波器观察晶振两端输出波形。电路稳定振荡在4.0051MHz 上，波形全摆幅为866mV，具有较大的振幅和较好的抗干扰能力。

6 结论

本文成功地设计了一款低功耗、输出高稳定性的晶体振荡器芯片，测试结果显示，频率精度较高，振荡稳定性好，而且版图面积较小，满足射频接收芯片系统要求。

参考文献：

[1] 陈建立，傅金，朱培生，张波. 一种高精度高稳定性振荡器的设计[J]. 微电子学. 2011（01）.

[2] 曾健平，王阆，何先良，叶英，谢海情. 石英晶体振荡器的集成化设计[J]. 微电子学与计算机. 2009（02）

[3] 鲍钰文，徐瑶. 一种高性能时钟晶体振荡器电路设计[J]. 电子科技. 2014（05）

[4] 陈明洁. 高性能的压控振荡调频电路设计与分析[J]. 机电信息. 2014（09）