有线数字广播中高阶QAM信号的载波同步与均衡器设计

フ 要:针对ITUT J.83标准，结合有线数字广播的信道特征，提出一种适用于高阶QAM信号的载波同步与自适应均衡的联合设计方案。该方案在均衡部分采用常模数算法(CMA)和最小均方误差算法(LMS)的双模均衡算法。通过算法的切换达到快速收敛和降低均方误差(MSE)的目的；针对高阶QAM信号，载波同步环路首先选用极性判决算法，并采用带宽较大的环路滤波器系数，使环路能在短时间内进行大范围频偏捕获。然后调低环路滤波器系数，减小环路带宽，进而降低稳态抖动。环路最后切换到判决指示算法，使相位均方差降至最低。整个方案通过算法验证并在Altera Stratix Ⅱ系列EP2S130F1020C5型现场可编程门阵列(FPGA)上完成了布局布线。最高工作频率为90.47@MHz。

ス丶词:自适应均衡器；载波同步；均方误差；正交幅度调制

ブ型挤掷嗪:TN911.7 文献标志码:A

Abstract: In view of the characteristics of cable channel, a joint design of adaptive equalizer and carrier recovery loop for high order QAM signals was proposed, which was suitable for ITUT J.83 standard. The equalizer initially operated in Constant Modulus Algorithm (CMA) mode to compensate the channel distortion. When the eye diagram was opened, the equalizer switched to Least Mean Square (LMS) mode to decrease the Mean Square Error (MSE). For high order QAM signals, the carrier recovery loop initially operated in Polarity Decision Algorithm (PDA) under fast and slow modes which were set in Loop Filter (LPF) to capture the frequency offset. When the frequency offset was captured, the loop switched to Decision Direct Algorithm (DDA) to decrease the phase jitter. The simulation studies show the good performances of this design. The whole design was synthesized under Altera Stratix Ⅱ EP2S130F1020C5 FPGA. Highest clock frequency after being routed reached as high as 90.47@MHz.

Key words: adaptive equalizer; carrier synchronization; Mean Square Error (MSE); Quadrature Amplitude Modulation (QAM)

0 引言

正交幅度调制(Quadrature Amplitude Modulation, QAM)由于具有高频谱利用率的特点在很多领域得到了广泛的应用，如DVBC、宽带接入等，并已被国际电联所提出的ITUT J.83标准所采用［1］。

在实际应用中，有线数字广播接收芯片的前端一般采用调谐电路将电缆中的射频信号解调输出中频信号。由于精度的问题往往会引入一定程度的载波频偏，进而造成接收端星座图旋转。载波同步的目的就是为了消除载波的频偏与相偏；由于在频带受限的信道上传输高速数字信号，信号往往会受到信道衰落和多径干扰等因素影响，进而产生较严重的码间串扰(Inter Symbol Interference, ISI)，因此有必要引入均衡技术抵抗ISI。同时由于信道失真与载波频偏总是相互影响与作用，为了正确完成QAM信号的解调，有必要将信道均衡与载波同步进行同时考虑。本文正是基于这样的思想，研究并设计出一款适用于有线数字广播基带接收芯片中的载波同步环路和自适应均衡器。

依据ITUT J.83标准，并考虑有线数字广播信道特征,本文采用载波同步环路位于自适应均衡器之后的联合设计方案。均衡器采用自适应判决反馈(Decision Feedback Equalization, DFE)结构［2］。首先选用常模数算法(Constant Modulus Algorithm, CMA)的盲均衡对接收信号进行初步均衡，打开眼图;然后切换至最小均方误差算法(Least Mean Square, LMS)进一步降低均方差(Mean Square Error，MSE)。为满足硬件电路实现的并行处理需要，DFE结构中的前馈滤波器(FeedForward Filter, FFF)与反馈滤波器(FeedBack Filter, FBF)均采用倒置型FIR滤波器。针对高阶QAM信号特性，载波同步环路首先采用极性判决算法(Polarity Decision Algorithm, PDA)，并采用环路带宽较大的环路滤波器(Loop Filter, LPF)系数，使环路在最短时间内捕获频偏，然后调低LPF系数，减小环路带宽降低稳态抖动。环路最终切换到判决指示算法(Decision Direct Algorithm, DDA)进入跟踪阶段，使相位误差降到最低。

依据上述原理。本文为文中所提的均衡器和载波同步联合实现结构建立了算法模型，并重点针对256QAM信号进行了仿真。仿真结果显示在不考虑高斯白噪声的情况下，载波同步部分针对256QAM信号具备最高实现500@kHz的鉴频范围。收敛稳定后的均衡器输出 MSE可降至-43@dB以下。整个设计方案最终在Altera Stratix Ⅱ 系列EP2S130 F1020C5 现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现。最高工作频率为90.47@MHz。

1 载波同步环路设计

1.1 载波同步环路的位置

在实际应用中，载波同步环路在整个接收机的位置一般主要有以下四种：AD转换器之前、匹配滤波器之后、均衡器之前和均衡器之后。目前在有线数字广播接收芯片设计中大多采用载波同步位于均衡器之后的设计方案，主要考虑这种方案具有环路延迟小和抑制相位噪声能力强的特点。因此本文也选用该方案进行设计。但由于经过恶劣信道传输之后，QAM信号发生了严重失真，这样很难运用载波同步消除载波频偏。所以本文在载波同步之前预先采用盲均衡打开眼图，这样便为载波同步的实现创造了条件。

1.2 本文采用的载波同步环路

本文针对高阶QAM信号设计了如图1所示的载波同步环路。此环路由频率相位检测器(Phase Frequency Detector, PFD)、LPF、数控振荡器(DigitallyControlled Oscillator, DCO)等部分构成。

目前常见的载波同步算法中，DDA［3］在稳定时相位噪声最小，然而仅在低阶QAM调制中能表现出良好的性能。适用于高阶QAM信号的简化星座算法可以捕获较大范围的频偏，然而随着星座图范围的扩大，锁相环的锁定时间将会增加，进而得不到满意的性能。Kim和Choi提出的 PDA［4］，通过调整选择半径，使得用于相位检测的有效点出现概率增加，进而减少了锁定时间。

本文将频率与相位的检测结合为统一的PFD结构［5］。PFD首先采用PDA，并设定功率门限值Е樱如果输入信号功率大于Е樱гPFD输出结果p(n)如式(1)所示；否则输出为0。式(1)中I和QХ直鸫表载波同步环路输入信号的同相和正交分量，Иsgn(•)Т表提取变量符号信息，G为常数。 PFD选用PDA的同时，环路首先采用带宽较大的LPF系数，使环路在最短时间内捕获频偏，然后调低LPF系数降低稳态抖动。最后PFD切换到DDA，此时的输出如式(2)所示。其中ИI^和Q^Х直鸫表输入信号同相和正交分量的判决值，Е联为常数。通过选用DDA使得整个载波同步环路的相位方差降到最低，环路进入跟踪阶段。

p(n)=G•[Q sgn(I)-I sgn(Q)](1)

p(n)=α•［sgn(Q-Q^)sgn(I)-sgn(I-I^)sgn(Q)］ (2)オ

LPF部分本文采用的是简单的一阶比例积分器。其传递函数为：

H(z)=(Kp+Ki)-KPz-11-z-1(3)

其中常数Kp和Ki根据设计通过调节分别采用较大和较小的参数。д庋就满足载波同步在带宽较大范围内进行捕捉频偏，并适时降低带宽减小鉴频抖动。

DCO部分本文采用简单的积分器结构，并通过控制，使其输出值保持在В-π,π］。Щ分器输出的角度通过查找表得出相应的三角函数值。然后补偿给输入信号，进而形成了一个完整的闭合环路。

2 自适应均衡器设计

虽然现存的自适应均衡算法种类繁多，然而采用盲均衡技术对任意幅度值进行初步均衡后，再切换到基于LMS算法的自适应判决反馈均衡仍然是最有效的均衡技术。由于LMS算法对判决信息的正确性要求很高。若在判决误差较大的初始阶段采用，均衡器很难收敛，所以一般首先采用高效的盲均衡算法打开眼图，然后平稳过渡到判决反馈模式。

图2所示为自适应DFE结构的原理图。整个均衡器大体分为：FFF、FBF、判决器和误差计算四部分。其中前馈部分的输入为接收信号xn，Х蠢〔糠衷蛞韵惹氨患觳庑藕诺呐芯鲂畔⒆魑输入。FFF与FBF的输出之和ynё魑均衡器的输出，同时送入判决器进行判决。将判决结果Иnв刖衡器输出信号yn送入误差计算器得出误差信息，然后根据所采用的均衡算法利用误差信息更新FFF和FBF中的抽头系数。如此往复直至均衡器输出收敛，进而达到抵抗ISI的目的。

2.1 盲均衡算法选择

目前比较常见的盲均衡算法有三种：简化星座算法 ［6］、CMA［7］和多模数算法 ［8］。其中简化星座算法与多模数算法的目标函数含有载波的相位信息，所以在接收信号频偏较大的情况下无法正常工作。依据ITUT J.83标准，由于接收芯片的前端一般采用调谐电路解调输出中频信号，产生的频偏时常高达几百kHz。所以在这种情况下，运用简化星座算法与多模数算法很难取得良好的效果。

式(4)为CMA的目标函数，其中yn为均衡器输出，E［•］表示做估计，RC为一个按式(5)定义的常数,式(6)为运用CMA算法时均衡器的误差函数计算公式。由式(4)可以看出采用CMA进行盲均衡可不受载波的频率和相位误差影响，进而使均衡器初步收敛。所以本文选用CMA作为盲均衡算法。

CF┆CMA=E[(yn2-R2C)2](4)

R2C=E［An4］E［An2］(5)

en,CMA=(yn2-R2C)yn(6)

2.2 FIR滤波器结构选择

在实际应用中，均衡器往往是有线数字广播基带接收芯片中面积和功耗最大的模块，所以均衡器采用何种结构、设计的优劣与否对均衡器整体性能具有非常重要的影响。DFE结构实际上可以看做为两个横向FIR滤波器的组合，所以选择何种结构实现FIR滤波器直接影响均衡器的设计。

常见的FIR滤波器的结构可以分为直接型、倒置型与混合型三种。文献［9］对三种结构进行了详细的说明，论证了三种实现结构对自适应均衡器在性能、超大规模集成电路实现和资源消耗等方面的影响，并最终给出分析结果：选用倒置型FIR滤波器结构更适合硬件实现的并行处理。实际应用中通过采用一些简化误差计算的方法可以解决倒置型FIR滤波器结构占用资源相对较多的缺点，因此非常适合应用于有线数字广播接收芯片中的均衡器设计。综上本文采用倒置型FIR滤波器结构对自适应均衡器进行设计。

2.3 LMS算法

LMS算法是一种经典的基于最陡下降法的均衡算法。式(7)为LMS算法的误差函数计算公式。其中yn与nХ直鸨硎揪衡器判决前后的信号。

en,LMS=yn-n(7)

式(8)为前馈、反馈滤波器的抽头系数更新公式：

ci(n)=ci(n-1)+μe(n)x*(n+i)(8)

其中:ci(n)表示第i个抽头在第n时刻的抽头系数值;μ为均衡算法所对应的抽头系数更新步长;x*(n+i)为第n+i时刻的输入信号的共轭。通常为了方便硬件实现和节省资源，一般采用简化误差的计算方法，也就是对式(8)中的x*(n+i)和e(n)同时或者分别进行符号处理。オ

图3所示为本文所采用的倒置型FIR滤波器结构。考虑到倒置型FIR滤波器的特点,本文按照式(9)的定义，仅对x*(n+i)Ы行符号处理。

Иcsgn［x*(n)］=

1+j,x┆R>0,x┆I

1-j,x┆R>0,x┆I>0

-1-j,x┆R0

-1+j,x┆R

采用符号处理之后的抽头系数更新公式为：

ci(n)=ci(n-1)+μe(n)•csgn［x*(n+i)］(10)

由于采用这种简化方法，在进行抽头系数更新时，不必存储输入数据的全部信息，只需存储输入数据的最高比特位，即符号位便可完成，这样大大节省了硬件资源。

由于LMS算法对于判决信息的正确性要求很高,所以本文首先采用盲均衡将信号眼图打开;然后启动载波同步环路对载波的频偏与相偏进行补偿，待载波同步环路锁定后，整个均衡器切换到LMS算法使得均衡器输出信号的MSE降到最小。

3 联合设计方案

图4为本文所设计的载波同步环路与自适应均衡器的联合实现结构。均衡器整体采用DFE结构。FFF与FBF工作在符号间隔均衡(Symbol Spaced Equalizer, SSE)模式下，并且采用倒置型FIR滤波器的结构实现。均衡算法采用的是CMA和LMS的双模均衡算法。载波同步环路的具体结构如图1所示。环路先后采用PDA、DDA，并通过调整LPF参数分别在大带宽系数和小带宽系数下进行。

在具体实现过程中，整个系统运行在以下三个工作过程：1)首先自适应均衡器采用CMA算法进入盲均衡状态，此时载波同步环路并不工作，FBF的输入为y(n)，Т盲均衡收敛后，进入下一工作过程。2)均衡器仍然工作在盲均衡模式。此时载波同步开始工作。先后采用PDA、DDA。并通过调整LPF系数分别在大带宽系数和小带宽系数下进行。待载波同步环路锁定以后，进入下一工作过程。3)自适应均衡器切换到采用LMS算法的判决反馈模式。按照式(11)定义，z(n)П硎疚经过载波同步补偿之后的均衡器输出，(n)为z(n)У呐芯鼋峁。此时FBF的输入按照式(12)定义为(n)。д个系统最终稳定收敛，达到了载波同步与信道均衡的设计初衷。

z(n)=y(n)•e-jωt(11)

(n)=(n)•ejωt(12)

4 仿真与实现

算法仿真方面，首先对本文所提出的设计方案建立了浮点模型。然后运用Matlab软件在不考虑高斯白噪声的情况下对模型进行了仿真。仿真中所涉及的具体环境参数如表1所示。

图5所示为整个设计方案运行在不同阶段时均衡器输出结果的星座图。其中:(a)表示为载波同步与均衡器未工作时系统的输出结果;(b)表示盲均衡开始工作后系统的输出信号，从(b)中可以看出CMA的实质就是把混乱的接收信号收敛到一定半径的圆中,达到初步均衡的作用;(c)表示为载波同步环路开始启动，环路采用PDA时系统的输出信号;(d)表示载波同步环路工作在DDA时系统的输出信号。通过对比(c)与(d)可以看出采用DDA算法起到了降低相位误差的作用;(e)表示均衡器在载波同步锁定后，切换到LMS算法，整个均衡器最终收敛后的输出结果。从图5可知，本文所提出的设计方案起到了对接收信号进行载波同步与均衡的作用。

图6所示为载波同步环路的频偏锁定曲线。由图中可以看出。整个载波同步环路通过切换算法并调整LPF系数。最终鉴频信息收敛到ИΔf=0.04f。Т油贾锌梢钥闯觯环路工作在较大带宽时，可以实现大范围鉴频，使得鉴频所需时间缩短。通过降低环路工作带宽，可以减小稳态抖动，最终达到快速、精确鉴频的目的。通过进一步仿真验证。本文所采用的载波同步设计方案针对256QAM信号具备可以实现最高500@kHz的鉴频范围。通过与文献［10］中所设计的载波同步环路仅能捕获80@kHz的性能相比，本文所提的设计方案在性能上更具优势。

图7所示为本方案的均衡器输出MSE收敛曲线。从图中可以看出，整个系统从第12万个码元时开始工作。系统通过采用CMA算法进行盲均衡，MSE发生了小幅下降，达到了初步均衡的目的。第16万个码元时，载波同步环路开始启动。载波频偏逐步被锁定，MSE进一步下降。最终稳定工作的载波同步环路与采用LMS算法的自适应均衡器协同运行，使得MSE显著下降。整个系统最终收敛。稳定收敛后的系统输出MSE可达-43@dB以下。

硬件实现部分，本文运用Verilog HDL语言，采用自上而下的设计原则，对整个方案进行了硬件描述;并利用ModelSim软件进行功能仿真。图8所示为功能仿真中输出波形的部分截取。整个系统硬件设计采用多级流水提高系统工作频率,输入信号进入系统后需要经过8个系统时钟完成全部运算。

功能仿真验证后，本文运用Quartus Ⅱ软件在Altera Stratix Ⅱ系列EP2S130F1020C5型FPGA上对设计方案进行了综合和布局布线。实现过程所消耗FPGA资源情况如表2所示。系统布线后最高时钟可达90.47@MHz。这一结果与文献［11］中所设计的均衡器最高工作频率仅为22@MHz相比有了很大程度的提升，并且消耗更少的硬件资源。仿真和硬件实现结果表明：本文所设计的自适应均衡和载波同步的联合实现方案不仅在算法上具有良好性能，而且具备硬件实现可行性。

5 结语

本文针对ITUT J.83标准，并结合有线数字广播信道特征,提出了一种适用于高阶QAM信号的载波同步与自适应均衡的联合设计方案;运用Matlab软件对该方案进行了算法仿真;随后运用Verilog HDL语言对本文方案进行了寄存器传输级描述，并完成功能仿真;设计方案最终在FPGA上实现。仿真与硬件实现结果证明了本文所提出的设计方案具备良好性能与可行性。

げ慰嘉南:

[1] ITUT J.83. Digital multiprogramme systems for television, sound and data services for cable distribution (the third edtion)［S］， 2007.

[2] 张华冲, 王晓亚. 适于QAM信号的载波同步与均衡实现［J］. 无线电工程, 2010, 40(5):27-29.

[3] MORIDI S, SARI H. Analysis of four decisionfeedback carrier recovery loops in the presence of intersymbol interference［J］. IEEE Transactions on Communications, 1985, 23(6):543-550.

[4] KIM K Y, CHOI H J. Design of carrier recovery algorithm for highorder QAM signal constellations［J］.IEEE Transactions on Signal Processing, 1997, 40(6): 1101-1107.

[5] SARI H, MORIDI S. New phase and frequency detectors for carrier recovery in PSK and QAM sytems［J］. IEEE Transactions on Communications, 1998, 36(9):1035-1043.

[6] SATO Y. A method of selfrecovering equalization for multilevel amplitudemodulation systems［J］. IEEE Transactions on Communications, 1975, (6): 679682.

[7] JOHNSON C R, SCHNITER P, ENDRES T J, et al. Blind equalization using the constant modulus criterion［J］. Proceedings of the IEEE, 1998, 86(10):1927-1950.

[8] YANG J, WERNER J J, DUMONT G A. The multimodulus blind equalization and its generalized algorithms ［J］. IEEE Selected Aeras in Communications, 2002, 20(6): 9971015.

[9] 石晓锋, 陈咏恩. DVBC 接收机中的均衡器设计［J］. 电子技术应用, 2007(6):105-107.

[10] YAMANAKA K, TAKEUCHI S, MURAKAMI S, et al. A multilevel QAM demodulator VLSI with wideband carrier recovery and dual equalizing mode［J］. IEEE Journal of Solidstate Circuits, 1997, 32(7):1101-1107.

[11] ASHMAWY D, ABDELRAHEEM E, MANSOUR H, et al. FPGA implementation of blind adaptive decision feedback equalizer［C］// Signal Processing and Information Technology. New York: IEEE, 2009:495-500.