采用超低功耗CPLD降低便携产品系统总成本

便携式系统设计人员一直使用专用集成电路(ASIC)或者专用标准产品(ASSP)来实现便携式系统中的存储器接口、I／o扩展、上电排序、分立逻辑以及显示等功能。对于成本、功耗、散热和电路板面积的要求限制了可编程逻辑在这些领域中的应用。然而，在便携式应用中，CPLD在低功耗和低成本以及小外形封装上的创新技术使可编程逻辑器件能够替代或者改进ASIC、ASSP和分立元件。

由于采用了基于查找表(LUT)的体系结构和创新技术来优化成本和功耗，最新的超低功耗CPLD的特性和功能是传统的宏单元产品所不具备的，这些特性包括：单位电路板上的大容量逻辑、单位电路板上丰富的I／o、片内电压稳压器和振荡器，以及自动关断和自动上电。

由于这些CPLD的成本非常低，而且特性突出，和传统的CPLD方案相比，便携式系统设计人员能够将成本和功耗平均降低50％。产品开发人员能够利用它们更灵活地把产品迅速推向市场，这是ASIC和ASSP做不到的。

便携式系统面临的挑战

随着对小型低成本产品(这些产品支持高级功能，电池供电时间较长)需求的不断增长，便携式产品得到了广泛应用。表1列出了便携式应用迅速得到普及的部分最终市场和应用领域。

便携式系统对高级功能的需求越来越大，同时也不断要求减小体积和降低系统成本，这对于系统设计人员而言都是很大的挑战。便携式应用需要的大部分常用功能采用了分立元件来实现，不但增大了电路板面积，而且成本高、功耗大。这些元件和功能包括；时钟源、分立逻辑器件实现电压电平转换和I／O扩展、电池监视／充电、显示控制、键盘接口、协议桥接和转换，以及存储器管理。

降低系统总成本，减小电路板面积

在便携式应用中，这些元件和功能通常采用ASIC、ASSP或者其他分立元件来实现。然而，所有这些功能都可以集成到C P L D中。最新的超低功耗CPLD在超小型封装中提供了很大的逻辑容量，非常适合实现单位电路板上需要大量I／O引脚的功能，如便携式应用中的LCD显示屏、键盘、闪存和存储器接口等。此外，它还具有很高的逻辑电路板面积比，有助于集成分立元件以缩小PCB面积。

由于产品尺寸在不断减小，便携式系统设计人员必须随之减小电路板面积。设计人员需要采用小外形封装，实现复杂逻辑功能的集成，如电池充电功能、显示图像、显示协议桥接和转换功能，并且能够支持需要大量I／O的功能，如存储器管理等。

以Altera的MAX IIZ CPLD为例，它能提供低成本Micro FineLine BGA(MBGA)(0.5mm间距)封装，非常适合便携式应用。这些0.5mm MBGA小外形封装使系统设计人员能够在更小的电路板上集成更多的功能，不用牺牲器件功能便可以开发出体积更小的产品。这些封装尺寸紧凑，很容易实现部分安装阵列。图1为100引脚FBGA和100引脚MBGA封装的封装布局尺寸对比。

超小型封装不但节省了电路板面积，而且系统设计人员还可以利用它在单位面积上集成更多的用户I／o和逻辑，从而降低系统总成本。和基于宏单元的封装相比，这一CPLD在单位面积(mm2)上的I／O是其3倍，逻辑容量是其7倍。

大逻辑容量器件还有助于设计人员减少电路板元件数量，降低系统总成本。以MAX IIZ为例，它的工作电压为1.8V，如图2所示，单一的电源使系统设计人员能够进一步简化电路板级设计。

单一电源还意味着PCB上更少的走线、更少的电路板层，从而降低了系统总成本。CPLD还支持低频内部振荡器，避免了采用外部时钟源来进行上电排序，也无须事件计数器和键盘编码器。

减小功耗也降低了成本

便携式设计工程师面临的最大挑战是功耗问题。消费者需要功能丰富的小型产品，更需要电池使用时间较长的产品，以满足他们移动生活方式的需求。功耗包括动态功耗和静态功耗两部分，降低这两种功耗都有助于延长电池使用时间。可以通过采用低成本电池和电源来获得所需的工作时间，降低功耗，从而降低产品总成本。

CPLD的很多供电系统特性都有助于便携式应用的实现，如非常低的动态功耗和能够延长电池使用时间的关断功能等。如图3所示，超低功耗CPLD典型的待机电流只有几十微安，单位I／O或者单位宏单元的功耗都非常低。

CPLD提供的可编程逻辑资源集成了其他的电路板功能，降低了便携式系统方案总成本，节省了电路板面积，降低了系统复杂度。同样，CPLD不会过时，是替代ASSP和分立元件更好的选择。

MAX IIZ还支持低频内部振荡器，避免了采用外部时钟源来进行上电排序，也不需要事件计数器和键盘编码器。并且，提供的可编程逻辑资源集成了其他的电路板功能，降低了便携式系统方案总成本，节省了电路板面积，降低了系统复杂度。

多电源域便携式系统的一个关键问题是应具有非常灵活的控制机制，每个电源域都比较容易上电和关断。电源转换也非常重要，因为典型的功耗管理系统经常需要从一种供电模式转换到另一种模式。器件的热插拔特性也比较关键，如果热插拔特性较差，在关断时的杂散功耗可能要比接通时的功耗还大。

主要的热插拔问题是CPLD没有加电时的I／O引脚泄漏。热插拔漏电流是当器件V或者V没有加电时，V或者GND的I／O引脚漏电流。即使器件关断，热插拔漏电流也会流过I／O引脚，导致系统功耗增加。支持热插拔功能的CPLD具有非常低的静态热插拔漏电流，在关断过程中涉及到PCB上的1.8V器件时，热插拔特性可以帮助设计人员轻松地进行设计。在便携式系统中，热插拔特性避免了CPLD I／O引脚上出现不需要的杂散漏电流通路，更容易实现系统的关断功能。

便携式系统设计工程师面临的另一挑战是所开发的便携式产品的生命周期。便携式产品会受到标准变化的影响，例如，显示需求随时间的变化，包括对文本、图像和视频的需求等。ASIC和ASSP的功能在本质上是固定不变的，不能有效地支持产品需求的变化。此外，随着工艺技术的进步，ASIC、ASSP和分立元件经常会过时。使用这类器件的系统设计人员不得不进行成本非常高而且耗时的硬件和软件重新设计。

结论

与ASIC、ASSP、分立元件和其他竞争器件相比，超低功耗CPLD具有多种关键优势。超小外形封装以及高密度、内核电压稳压器和内部频率振荡器等特性使系统设计人员能够集成电路板上的现有分立元件，从而降低系统总成本，节省电路板空间。这类CPLD不但帮助系统设计人员降低了系统功耗，而且简化了最终产品的系统功耗管理。对手一直使用ASIC、ASSP和分立元件的大部分便携式应用，超低功耗CPLD总成本非常低，具有明显的优势来替代或者改进这些器件。