基于CPLD的复杂波形的设计

CPLD-based Complicated Waveform Design

Wei Yonghui；Chen Suiyang；Zhang Shoujun

（Xi'an Siyuan University Faculty of Electronic Information Engineering，Xi'an 710038，China）

摘要： 本课题基于CPLD（可编程逻辑器件）的基础上，研究了一种新的复杂波形产生方案。该方案主要是基于数字编码波形发生器的体系结构，即PCP（Programmable Coded Pulse），通过微处理器控制任意编码波形发生器产生编码脉冲波形，还可通过波形变化电路，通过编程控制开关，选择积分电路中的积分电容，产生正弦非正弦的复杂波形。

Abstract: On the basis of CPLD （Complex Programmable Logic Device）, the work studied the radar-complicated waveforms. Basing on the design of PCP （Programmable Coded Pulse） module, generator for coding waveform, controlled by microprocessor, generates coded-pulse wave. The circuit can be changed according to waveforms. Integration capacitor is selected by the switch of programmable control to export sine and non-sine complicated waveforms.

关键词： CPLD PCP 复杂波形

Key words: CPLD；PCP；Complicated Waveforms

中图分类号：TP39文献标识码：A文章编号：1006-4311（2011）29-0064-02

1研究背景

目前，复杂波形的产生大多采用的都是直接数字合成（DDS）法。最近几年，基于CPLD的复杂波形设计的一直是大专院校和科研机构研究的热点。基于CPLD复杂波形的研究对于国防、工业都有重要的意义。例如：复杂波形技术可以应用到雷达系统，增加雷达的反侦察能力。

2复杂波形产生技术

2.1 直接数字合成复杂波形随着高速大规模集成电路的技术的发展,最近几年出现了直接数字合成（Direst Digital Synthesis，简称DDS）法。用此种方法产生线形调频信号和其他复杂波形信号日益受到重视，得到了广泛的应用。应用直接数字合成法能够合成各种信号波形，同时，通过一些控制电路，控制软件能够很容易的对输出波形的频率、幅度、相位等等进行精确控制和校正，可以在调频带宽内对雷达系统信号的幅度相位进行校正，从而得到接近理想的输出信号。同时，只要改变某些电路参数设置，全部的硬件和软件不需要改变，就可以改变线性调频脉冲的宽度和调频带宽。但是直接数字合成法的全数字结构必然带来它自身的缺陷――杂散电平高，限制了它的广泛应用。下面简单介绍一下DDS的工作原理。

DDS原理框图如图1所示，它有五部分组成：相位累加器、波形存储器、数/模转换器DAC、低通滤波器LPF和参考时钟fc。

2.2 波形变换电路的设计DDS方案受D/A器件转换速度的限制，而且随着D/A器件转换速度的提高，设计成本也增长很快，另外，还要考虑D/A得到的模拟信号线性度。本文是在借鉴DDS设计的基础上，采用积分的方法，使用高速放大器构成积分电路进行信号的变换，用数字电路控制模拟开关选择积分电路中的积分电容，以改变积分常数，实现数字脉冲信号到正弦非正弦的雷达复化波形。

设计如图2所示的波形变换电路。其中放大器1的参考电压为-5V到+5V，它作为比较器来使用，可以将数字脉冲信号wave1从0V到+5V的电压调整为从-5V到+5V的脉冲信号wave2，同时还对输入波形进行整形。

放大器2和放大器3为积分电路，更确切的说为有耗积分，通过调整电容C1、C2，改变积分电路的积分常数分别得到三角波和正弦非正弦波。以放大器3生成正弦波为例说明：如果输入信号的频率变大，则电容C2的取值应该减小，既通过改变电容C2的大小，可以得到要求频率范围中的信号。方波wave2通过一次积分，从理论上来说可以得到理想的三角波信号wave3；放大器3也是积分电路，三角波信号wave3再通过一次积分可以得到正弦或非正弦波的信号wave4。

在以上电路原理的基础上，使用数字控制模拟开关的方法，根据输入信号的频率，自动控制模拟开关选择合适的电容，以改变积分电路的积分常数。图3是以八路模拟开关为例说明数控选取电容改变积分常数的原理。

根据输入信号频率可以通过数字电路控制S1，S2，S3可以选择电容，通过CPLD芯片可以控制电容的自动选取，这样以来，随着信号频率的改变，自动选取相应的电容。多路模拟开关的路数越多，输入信号的频率变化范围就越大，得到的波形就越复杂。

3系统总体实现方案

系统主要由CPLD来实现的内部处理器和PCP模块，以及电路SRAM，Flash和波形变换电路等组成，如图4所示为系统总体框图。

内部处理器实现PCP移位寄存器模块和PCP计数模块中寄存器数据的配置，data_in是配置锁存器数据的信号，decoder_in是译码信号，可以控制PCP模块中的所有锁存器。PCP计数模块可以产生移位时钟shift_clk和装载时钟load_clk频率可变的时钟信号。PCP移位寄存器模块主要包括了锁存器和移位寄存器，移位寄存器数据以并入串出的方式在移位时钟shift_clk和装载时钟load_clk控制下，产生了可控周期非周期的矩形脉冲波形。

波形变换电路将矩形脉冲波形变换为正弦非正弦波，这个模块主要用模拟器件（高速运算放大器）来实现，采用积分的方法，同时带有数字可控模拟开关来选取积分电容以改变积分常数来得到。

4程序设计

本系统的软件部分分为两大部分：微控制器部分和CPLD部分。CPLD部分用的是VHDL语言进行编写。部分CPLD的VHDL源代码如下：

（1）8位锁存器

Library IEEE;

Use IEEE.std_logic_1164.all;

ENTITYlatch is

Port(

enable: in bit;

data :in std_logic_vector(7 downto 0);

Q: out std_logic_vector(7 downto 0)

)；

End latch;

Architecture latch of latch is

Begin

Process(enable,data)

Begin

If(enable=’1’)then

Q

End if;

End process;

End latch;

（2）模拟开关数控模块

Library IEEE;

Use IEEE.std_logic_1164.all;

ENTITYmux decoderis

Port (data_in :in std_logic_vector(7 downto 0);

choose:out std_logic_vector(2 downto 0));

end mux;

Architecture mux of mux is

Begin

if(data_in

Select

elsif(data_in

Select

elsif (data_in

Select

elsif (data_in

Select

elsif (data_in

Select

elsif (data_in

Select

elsif (data_in

Select

else

Select

End if；

END mux;

5结束语

随着SOC的发展，CPLD技术的发展会越来越成熟，可以把控制开关模块集成到CPLD芯片中，可以把模拟开关模块用可编程模拟器件实现，那么复杂波形的频率可以进一步提高。

参考文献：

[1]刘笃仁.用ISP器件设计现代电路与系统.第一版.西安：西安电子科技大学出版社，2002年.

[2]Liu Lian-xi, Yang Yin-tang. DESIGN OF PLL SYSYTEM VERILOG-AMS BEHAVIOR MODELS.IEEE 2005.

[3]刘笃仁，藏明相，杨万海.可程控任意组合编码波形发生器的设计与调试.仪器仪表学报，2001，22，（1）：92-94.