一种高可靠性上电复位芯片的设计

摘 要：为了解决传统上电复位电路二次上电时易失效的问题，提出以比较器结构为基础，由带隙基准、电阻网络和逻辑电路等组成的高可靠性的上电复位解决方案。并增加复位延时电路，进一步提高复位可靠性。使用0.6 μm双层多晶硅N阱CMOS工艺模型，利用HSpice对其功能仿真，结果表明该电路3.3 V工作电压下的阈值电压为3.08 V，复位延时时间为100 ms，能稳定可靠地提供复位信号，可适用于电脑、微控制器以及便携式电子产品的电源监控。

关键词：上电复位；带隙基准；温度系数；运算跨导放大器；激光调整

中图分类号：TP368.1文献标识码：B

文章编号：1004 373X(2009)02 012 04

Design of Power－on Reset Chip with High Reliability

WANG Hanxiang,LI Fuhua,XIE Weiguo

(Electronics and Information Engineering,Soochow University,Suzhou,215021,China)

Abstract：Based on problem of the conditional Power－on Reset(PoR) is easy to fail when powering on again,a comparator structure is proposed,which is implemented by bandgap reference,resistance network and logic block.Reset timeout delay block is added to make it much more reliable.The function simulation by Hspice using 0.6 μmCdouble poly－N well CMOS process shows that when the circuit working under the supply voltage of 3.3 V,the threshold of supply voltage is 3.08 V and the reset timeout delay is set to 100 ms.The results demonstrate that the design can supply a stable and reliable PoR signal and be used to monitor power supplies in computers,microprocessors and portable equipment.

Keywords：power－on reset;bandgap;temperature coefficient;OTA;laser trimming

0 引 言

现代科技领域对电子产品性能的要求越来越高，微处理器系统的稳定性和抗干扰能力是电子工程师面临的一大难题，电源监控技术就是解决这一难题的有效手段之一。上电时上电复位（Pow－on Reset,PoR）电路对数字电路中移位寄存器、D触发器和计数器、模拟电路中的振荡器、比较器等单元电路进行复位，保证电路在上电过程能正确启动［1,2］。上电复位信号在电源电压上升过程中一直保持低电平（有效复位电平），直到电源电压稳定达到系统规定的正常工作电压后转变为高电平。

传统上电复位电路是利用电容上的电压不能突变，通过RC充电来实现。尽管 “充电箝位”电路可以改善上电没有器件限制电容C充电的问题，但这种结构在二次上电时仍有可能出现失效［3］。在此基于比较器型复位电路［3］，设计了高精度的带隙基准、比较器、用于门限设置及检测的内部电阻网络和复位延时电路，有效解决二次上电失效，具有高可靠性。

1 电路设计与分析

1.1 上电复位电路的结构和原理

为了解决传统上电复位电路的二次上电可能出现错误的问题，这里基于比较器结构设计了精准的带隙基准作为比较基准，其中电阻网络用于设置和检测电压，采用延时电路减小电压纹波的影响，提高了复位信号的可靠性，结构如图1所示。在上电过程中，reset一直保持低电平，当电源电压达到预设的阈值电压后，采样电压高于基准电压Vref，比较器输出状态改变，逻辑电路控制时钟电路产生延时，100 ms后reset变为高电平，完成复位。

图1 POR的系统框图

1.2 偏置电路

精确的偏置电流是整个电路准确运行的基础，因此设计一种与电源电压无关的偏置电流I ［4］，如图2所示，其中：

ИW1L1=KW2L2,W4L4=W3L3

VGS2－VGS1=IR1

I=12・μCOXW1L1(VGS1－Vth1)2

I=12・μCOXW2L2(VGS2－Vth2)2И

忽略体效应，联解上式得：

ИI=2μCOXW2/L2・1R21(1－1K)2И

由上式可知偏置电流与电源电压无关，但电阻具有温度系数，为了减小偏置电路的温度系数,电阻由正负温度系数的电阻按比例串联组成。poly2电阻为负温度系数，而N阱电阻为正温度系数，两者结合可以实现零温度系数。

图2 偏置电路

图2中M5~M7组成启动电路，克服自偏置电路的零偏置点。NB，PB为偏置电流的镜像电流，为带隙基准、比较器电路和时钟电路提供偏置。

1.3 带隙基准电路

作为比较器的比较基准，其高稳定性是比较结果准确性的关键，因此设计了一种低温度系数与电源电压无关的带隙基准［5－9］。带隙基准由电源电压产生稳定精确的Vref，能克服电源电压的波动、温度的变化以及工艺误差等影响，输出稳定的参考电压。利用Veb和VT的温度特性来进行温度补偿，实现零温度系数。

图3为带隙基准电路结构图，A，B点为运放的两个输入端，运放闭环，A，B两点等电位。

ИI2=ΔVeb/R1

Vref=Veb2+I2(R1+R2)

ΔVeb=VTln(mn)

Vref=Veb2+VTln(mn)(R1+R2)/R1И

式中，m为R2与R3的比值；n为Q2 与Q1 的比值；Veb为负温度系数；VT为正温度系数。所以选择合适的电阻比值和晶体管的面积比值，可以使输出参考电压获得最小的温度系数，当然电阻本身同样具有温度系数，但电阻以比值出现，可以忽略其影响。M1~M10构成运算跨导放大器［10］,C1为运放的相位补偿，保证60°的相位裕度。

图3 带隙基准

1.4 比较器电路

比较器电路用于监测电源电压变化，能比较的电平越低越好，即具有较高的灵敏度。因此采用经典的二级比较器［11］，它具有很高的开环增益，高于60 dB。合理设置差分输入管M1，M2和电流镜负载M3，M4的尺寸，保证了比较器低的失调电压。选择合适的尾电流大小，能提高压摆率，优化比较器的响应速度。其高增益、低失调、快速度特性保证了比较器准确对电源电压的监控。图4中M1~M5为第一级；M6，M7为第二级；I1，I2为2个缓冲级。

图4 比较器

1.5 时钟电路

为了增加复位信号的可靠性，这里增加了复位延时。其主要由振荡器和分频器组成，如图5所示。M1~M7和C1构成振荡器，EN为使能信号。EN为低电平时，振荡器开始工作，M5导通，M3，M4组成的电流源通过M5对电容C1充电；当电容上的电压上升到施密特触发器的V+时，施密特触发器反相，M6导通，电容通过M1，M2构成的电流沉放电；当电容上的电压下降到施密特触发器的V_时，密特触发器反相，M5导通，这样周而复始，产生时钟信号。

图5 时钟电路

t涞绐=C1(V+－V－)/I涞绐，

t诺绐=C1(V+－V－)/I诺绐，T=t涞绐+t诺绐

分频器的作用是产生一定的延时来触发复位信号，增加复位信号的可靠性。其主要由一串D触发器构成的二分频电路构成，NЪ抖分频构成的延时为：

Иt┭邮豹=2N2T=2N-1TИ

1.6 采样电路

采样电路由电阻网络实现，主要用于采集电源的变化。图1中的R1和R2构成采样电路，VCC_th为电源电压的门限电压，则：

ИVCC_det=VCCR2/(R1+R2)И

临界点为：

ИVCC=VCC_th,VCC_det=VrefИ

因此：

ИR2/R1=Vref/(VCC_th－Vref)И

静态电流为：

ИIq=VCCR1+R2И

考虑到静态电流，要求采样电阻阻值较大，一般2个采样电阻（即R1，R2）需大于100 kΩ。用较小的等阻值的电阻串联来提高精度，所以在版图中设计一些被短接的预留电阻，并通过激光调整的方法或修改顶层金属连线来调节电阻。电阻的高精度和良好的匹

配性保证了被采集电源信号的准确性。

2 电路仿真

利用0.6 μm的CMOS工艺模型和HSpice仿真器，对设计的PoR进行仿真和优化。以下为仿真的主要结果。

带隙基准的正常启动和精确性对PoR的准确工作至关重要。图6是对带隙基准启动过程的仿真，图中可见当电源上电过程中，带隙基准电路正常启动；图7是Vref随电源电压VCC的变化特性，由图可知，在电源电压VCC变化范围内(2.0~3.3 V),Vref仅有2.5 mV的变化。

图6 带隙基准的启动

图7 Vref随电源电压VCC的变化特性

图8是对上电复位电路的上电、掉电和二次上电的仿真，图中可以看出电源缓慢上电， reset一直保持低电平，当超过3.08 V后振荡器开始工作，经过8个振荡周期reset变为高电平。

图8 POR上电、掉电、二次上电的仿真

电源电压掉电低于3.08 V，reset变为低电平，再次上升达到电源阈值电压8个振荡周期后reset又变为高电平。仿真结果表明PoR具有高可靠性。为了减少仿真时间，本图仿真采用的是16分频器，而不是实际的100 ms延时。

3 版图设计

作为设计与制造的纽带，版图的地位至关重要，模拟集成电路的性能很大程度受版图因素的影响［12］。以下为版图设计中的一些注意点：

（1） 该带隙基准PNP管的面积比是8∶1，做成3∶3∶3的结构，将面积为1的管子置于中心，保证匹配性；

（2） 该设计与电阻密切相关，电阻的失配会产生误差，将电阻做成叉指相间的形式，尽量减小电阻的不匹配；

（3） 运放的差动输入对的失配会产生失配影响电路性能，将差动对做成十字交叉形式，保证其对称性；

（4） 偏置电流要相对对称，减小失配引入的误差；

（5） 参考电压要远离跳变电压，总体布局时考虑到应力因素，将匹配性要求高的电路尽量置于应力较小处。

4 结 语

设计了一种由精确的带隙基准比较器，用于门限设置和检测的内部电阻网络等组成的上电复位，具有复位延时，可以准确可靠提供复位信号，还具有良好的性能，可广泛用于处电脑、微控制器以及各种便携式电子产品中，实现对系统电压、电源电压和电池的监控。

参考文献

［1］高明伦，张红，莉徐诺.一种基于比较器的新型片内上电复位电路的实现［J］.中国集成电路,2004(8):31－35.

［2］李桂宏，谢世健.集成电路设计宝典［M］ 北京：电子工业出版社，2006.

［3］鲁斌，胡永华，王晓蕾.基于系统监控的片内上电复位电路的实现［J］.中国集成电路,2006,15(2):58－62.

［4］［美］毕查德・拉扎维.模拟CMOS集成电路设计［M］.陈贵灿,译.西安：西安交通大学出版社，2003.

［5］ 史侃俊,许维胜,余有灵.CMOS带隙基准电压源中的曲率校正方法［J］.现代电子技术,2006,29(5):113－116.

［6］刘红霞.一种低电压低功耗带隙基准电压源的设计［J］.现代电子技术,2005,28(24):10－11.

［7］陈碧，罗岚，周帅林.一种低温漂CMOS带隙基准电压源的设计［J］.电子器件，2004，27（1）：79－82.

［8］刘韬，徐志伟.一种高电源抑制比CMOS能隙基准电压源［J］.微电子学，1999，29（2）：128－131.

［9］王彦，韩益锋.一种高精度CMOS带隙基准源［J］.微电子学，2000，33（3）：255－261.

［10］Jacob Baker R.CMOS 电路设计・布局与仿真［M］.陈中建,译.北京：机械工业出版社，2006.

［11］Allen P E,Holberg D R.CMOS Analog Circuit Design ［M］.2nd Edition.北京：电子工业出版社，2002.

［12］Alan Hanstings.模拟电路板图的艺术［M］.张为,译.北京:电子工业出版社.2007.

作者简介 王汉祥，苏州大学电子信息学院。研究方向为模拟集成电路设计。