MOPA准分子激光全固化电源同步模块的设计

摘 要：介绍了一种基于可编程逻辑器件FPGA的主振荡功率放大（MOPA）准分子激光全固化脉冲电源同步模块。在Quartus Ⅱ环境下采用VHDL语言完成设计和综合，使用ModelSim软件进行仿真。当采用300 MHz工作频率时，系统同步抖动不大于±3.3 ns，满足系统设计要求。与传统系统相比，该系统具有体积小、可靠性高、便于验证修改和系统集成的优点。

关键词：准分子激光器； 全固化脉冲电源； 同步抖动； FPGA

中图分类号：TN91134 文献标识码：A 文章编号：1004373X(2012)10013204

基金项目：国家重大科技专项课题：双腔同步全固化激光电源及输出能量稳定系统研究（2009ZX02206004） 集成电路具有体积小、功能强、可靠性高、寿命长、成本低等优点，已广泛应用于科技、工农业生产和人民生活的各个方面。光刻是集成电路制造过程中的核心步骤，提高光刻分辨力，研发相应的光刻设备是超大规模集成电路发展的前提，对整个信息产业进步也具有重要的影响［1］。紫外激光因其波长短、光子能量大而广泛应用于光刻、医疗、材料制备等领域［23］。随着光刻对光源输出功率和线宽控制要求的提高，单腔体结构在功率和线宽方面不能兼顾而使光源供应商寻求新的结构。Cymer利用图1所示的MOPA（Master Oscillator Power Amplifier）结构提高输出功率并不断改良其输出性能［4］。在这个结构中使用了两个独立的激光腔，MO腔提供后一级激光器所需的极窄线宽的激光脉冲，PA腔简单地放大来自MO腔激光的能量。两个单元的输出在时间上必须精密同步，这是因为激光脉冲能量输出对这种同步定时极其敏感［5］。

能够影响磁开关同步的参数可以分为静态参数和动态参数两类：

（1） 静态参数是指脉冲到下一个脉冲间不变的或者变化很慢的那些因素；

（2） 动态参数是指脉冲到下一个脉冲间会变化的那些因素。静态参数的补偿容易实现，而动态参数的补偿要困难得多，因为这种补偿必须在在新脉冲到来之前做出［6］。

图1 MOPA结构原理图(Cymer)同步模块作为同步器的核心部件，以IP核的形式作为NIOS Ⅱ处理器的器件使用。整个同步器除接口和隔离电路外所有逻辑都放在一片FPGA芯片实现。设计中分别使用了300 MHz，100 MHz和50 MHz等不同的内部时钟，由内置的PLL模块实现高精度的时钟管理。激光器同步器工作在高压磁脉冲强干扰环境中，使用可编程逻辑器件设计，一方面可以快速实现原型设计，便于系统修改和升级；另一方面可以减小系统体积，提高系统的可靠性和抗干扰能力。

1 设计要求

同步逻辑模块控制两套固态脉冲电源模块（SSPPM）同步工作，设计要求对输入激励放电脉冲延时25~40 ns可调，同时要求两路放电激励输出脉冲的相对时间抖动小于±5 ns。

2 工作原理

同步的基本原理是对于给定的触发信号一分为二，一路经过可预置延时模块、激光器MO腔之后输出为din_s，另一路经过粗调延时模块、细调延时模块和激光器PA腔之后输出为din_v。比较din_s和din_v得出调节控制信号，反馈给粗调延时模块和细调延时模块，使其改变自身延时以使两路信号din_v和din_s同时到达（即同步状态）。当处于同步状态时，由于外界变化超过一定的限度，就会打破平衡，触发一次调节过程；如果同时到达，则停止调节过程进入同步状态，否则继续调节。在实际应用过程中往往要求MO腔出光时刻超前PA腔出光时刻到达，这个差值由实验得出。

3 同步器同步逻辑模块的设计

同步模块结构如图2中虚线框部分所示，由可预置延时、偏置、粗调延时、细调延时和控制器5部分组成。可预置延时和偏置模块由用户根据实际情况进行设置，粗调延时和细调延时模块为延时可调节的延时模块，区别在于一次调节改变的延时大小不同，控制器模块通过改变粗调延时和细调延时两模块改变延时，使可预置延时值、MO腔延时值与偏置值之和和粗调延时、细调延时与PA腔延时值之和保持动态相等。

图2 同步逻辑模块结构图3.1 可预置延时模块

可预置延时模块是用来平衡MO，PA两路激光器从触发到放电时刻延时之差D。根据经验，准分子激光器从触发到发光一般在十几微秒左右，D值一般不超过1 μs，为方便调试和调节有足够的裕量，可预置延时模块设定调节范围为（1~255）×10 ns，为保证可预置延时值与PA腔延时之和大于MO腔的延时，set的值设置为100为宜，具体由NIOS Ⅱ处理器通过软件进行设定。

图3是可预置延时模块的符号，输入信号clk为延时模块时钟，由系统时钟经PLL两倍频得到100 MHz工作频率，输入信号din为待延时的触发信号，由内/外触发模块提供1~4 000 Hz的方波信号，输入信号set为延时设定值，以10 ns为基本设置单位，输出信号dout为经过（set×10 ns）延时的标准参考信号。模块通过一个24位加计数器（计数设定值通过set设置）进行计数，当计数值达到设定值时，输出一个指示信号，即为dout。图4是使用ModelSim做的标准参考延时模块仿真图。当set被设置为“10000010”时，得到了130×10=1.3 μs的延时。

图3 延时设置模块

图4 可预置延时模块仿真图3.2 偏置模块

偏置模块用于设置MO腔出光时刻超前于PA腔出光时刻的差值，设置范围为3.3~50 ns，具体值由实验过程得出。图5是偏置模块的符号，输入信号clk为300 MHz工作时钟，输入信号din为待延时信号，输入信号set为偏置值设置信号，以3.3 ns为基本设置单位，输出信号dout为din经(set+1)×3.3 ns延时后的信号。

图5 偏置模块偏置模块采用同步级联D触发器的方式产生（3.3 ns，6.6 ns，…，46.6 ns，50 ns）一系列延时，然后由一个15选1选择器选择输出所需要的延时。图6是偏置模块的仿真图。当设置set=“1010”时，理论延时应该为3.3×(10+1)=36.6 ns，图中相对于din，输出信号dout产生了36.5 ns的延时，在误差允许范围内可以认为两数值相等。