TD-SCDMA削峰算法在FPGA上的实现

摘要：为了降低td-scdma信号的峰平比，本文提出一种可以在FPGA_k，实现的加窗峰值相消的方法，并对削峰算法中关键滤波器的性能进行了仿真。在以fpga为中心的实际硬件平台上测试，表明本削峰算法可以有效地改善TD-SCDMA信号的高峰平比特性。

关键词：TD-SCDMA；功率放大器；削峰；峰均比

我国提出的TD-SCDMA标准的商用实验正在逐步展开，与恒包络的GSM信号不同，TD-SCDMA每个码道可以提供一个用户单独使用，峰均比必然提高，而且为了提高系统容量，运营商可能使用多载波技术，而在已经成熟应用的WCDMA系统中已经证明多载波信号将拥有高的峰值均值功率比，需要放大器具备大范围的动态线性，这将提高功率放大器的成本。另外，在一些基站中，直流总功率中只有很少一部分是被作为有用射频功率传输的。机柜射频功率的输出只有不到一半能用于天线发射，其余功率则作为热量耗散，因而需要大型散热器设备。通常情况下，转换效率提高意味着用电成本同时削减。降低信号峰均比，能使对放大器的动态线性范围要求降低，有效提高功率放大器的转换效率，进而减少整机体积与重量，降低整机生产成本。

基带处理中的一些技术则能够削减峰值的发生率。例如，编码选择和部分传输序列法被分别建议用于宽带码分多址接入(WCDMA)和OFDM，这两种方法可产生良好效果，但是它们在具体编码合成复合流前需要干预基带处理层。另外一种不干预基带处理层的削峰方法叫做峰值窗函数滤波(peak windowing)。在调制前，信号的I值和Q值只在峰值区域衰减，或者运用极性滤波器对同相和正交分量同时削波。通过极性削波，信号振幅被削波，同时相位被保留。尽管这两种方法都可以用来限制信号的波峰因素，但是极性削波在防信号失真(更低的总体误差矢量幅度[EVM])方面的效果更好。

本文算法在peak windowing的基础上进行改进，通过软件仿真和在FPGA硬件平台上实验，采用的FPGA芯片是XILINX公司的Virtec-4系列高性能芯片。

削峰背景

高的CF值对功放提出了严格的要求，为了限制相邻信道的泄露功率，功放被要求工作在线性区间。高的线性功放的要求导致低的功放效率以及高的功耗(A类功放)。在基站，大功耗本身造成的影响并没有在手机中的那么大，但大功耗带来的散热问题会造成麻烦。为了节省因为使用大动态范围功放带来的昂贵资金，数字预失真技术用来使功放输出信号维持在可承受的范围内。

其中gnl为非线性方程，表明功放的非线性增益，Psat为功放的最大输出功率。OBO定义了平均功率比最大饱和输出功率低多少分贝。如果功放工作在线性区域，并且输入信号的CF值很大(达到了最大输出功率)，OBO方程化为：

这样就等于输入信号的CF值了。在实际系统中，功放接近饱和点的增益特性为非线性，因此等号不恒成立，但可以约等于，有OBO≈CF。功放的效率与OBO密切相关，降低峰值因子(CFR)就可以降低OBO，因而提高功放的效率。

削峰的另一好处是由于削峰后输出信号的最大值可以受控制，有可能把被削信号增益到最大的动态范围中。这使得选择DAC也更加容易，因为输出需要的比特数可能减少。

三个关键参数

峰平比(PAR)的定义：一段测量时间内，信号峰值与信号均方根的比值。有时也用峰值系数(crest factor)来描述。

但是这种传统的测量峰均比的方法在某些情况下不太适用，如果信号服从高斯分布，当观测时间足够长时，信号峰值会达到无穷大。采用另外一个参数衡量峰均比更有意义。这种测量方法从概率统计的角度对信号的峰平比进行衡量，比较严格。与传统的测量方法相比，从概率统计的角度给出的CCDF分布曲线的测量方法更为直观、全面。

为了衡量频谱上信号对相邻信道的影响，参数ACLR(相邻信道功率泄漏比)代表发射功率与经过一个滤波器后在相邻信道所测功率的比值。

削峰算法

TD-SCDMA的1.28 Mcps复值码片序列如图2进行调制，对TD-SCDMA信号进行削峰处理，有两种方法。第一种，基带削峰，成形后会有CF的增加，所以要对成形后的CF作充分估计，但是因为在成形之前削峰，不用担心ACLR的恶化。第二种，中频削峰，在成形后削峰，对多载波削峰最有效，但是要在

导意义，可以作为一个中频削峰的一个参考。

中频削峰

基带削峰的思想可以用到中频削峰上来，与基带削峰一样，中频削峰也是通过对信号模的判断对信号处理，把超过门限值的部分削去。但是中频削峰与基带削峰最大的不同在于，中频削峰是在信号成形、上变频、多载波信号合成后进行的，所以中频削峰要考虑到对ACLR的影响，很多时候需要在ACLR和EVM、CCDF之间做权衡。直接削峰算法会引起信号带外溢出并影响到邻道信号，造成ACLR参数的恶化。对削峰信号进行滤波能在带外溢出和削峰效果之间找到平衡。

w就是滤波器的系数。为了性能优化，采用汉明窗滤波器。滤波器的长度将会对EVM、ACLR及CCDF产生影响，这使我们能够在各种参数中取得平衡。

由于削峰信号之间很接近，当滤波器长度超过一定值时将会使削峰信号叠加，最坏的情况是b(n)将变成负数，这是我们不想得到的效果，所以采用直接型的FIR滤波器是不行的，我们采用一种简单的解决方法：加上一个反馈滤波器，在必要的时候把输入滤波器的信号值降低。

如果b(n)>1，就不能起到削峰的作用，所以图中的max(y，0)模块是为了防止反馈信号比输入信号还大，保证滤波器输出正数。

现在滤波的框图如图9，其中模块B_generator的作用就是对1－c(n)进行滤波得到1－b(n)。

中频削峰虽然会带来ACLR的恶化，但是采用了加窗削峰的技术后，可以降低相临信道的溢出，比起基带削峰能更有效的降低CF值。

仿真结果

在Matlab中采用TD-SCDMA的仿真信号源，配置为3载波，6个时隙，16码道／时隙。CFR顶层模块按照上一节中的结构，在SimuLink平台上，使用了Xilinx提供的各种模块来搭建而成。

仿真结果：

PAPR at CFR Input： 10.7dB

PAPR at CFR Output：6.8dB

EVM of CFR Output：7.4％

ACLRI at CFR Output：69.5dB

ACLR2 at CFR Output：70.0dB

仿真结果表明，这个结构的CFR模块能有效进行信号的削峰处理，EVM保持在8％的可接受范围内，ACLR恶化2dB。

测试结果

本文测试使用的信号是由信号发生器R&S-SMU200A产生的TD-SCDMA信号，单天线3载波，6个时隙，每个时隙打开16码道。经过ADC转换为数字信号，经过FPGA进行削峰处理后，再由DAC输出到信号分析仪R&S-FSQ3上。其中AD9510是时钟分配芯片，统一向整个系统分配时钟。

以下是测试结果的截图，由于产生的TD―SCDMA有六个时隙，以下的数据是针对SLOT2的测量结果，其他时隙基本一致。ACLR恶化了2dBm，换取了峰均比的降低：CCDF从10dB降低到7.7dB，而且实测的EVM保持在8％以下。

结语

从以上的实验数据可以看出，削峰算法能成功的在测试平台上运行，并且能达到削峰的效果，CCDF从10dB降低到7.7dB，并且EVM一直保持在8.0％以下。使用FPGA实现削峰比用专业芯片更加灵活，可以根据不同的信号，不同的性能要求进行灵活的优化配置，升级更加方便。TD-SCDMA信号峰均比降低后，对放大器的动态线性范围要求降低了，有效提高功率放大器的转换效率，进而减少整机体积与重量，降低整机生产成本。