L?DACS1中高速多模式RS编码的FPGA实现

摘 要： L频段宽带航空数据链系统（L?dacs1）是未来L波段航空数据通信系统的候选方案之一。这里基于L?DACS1系统协议内容，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多模式RS编码进行信道纠错。通过仿真对多模式RS编码算法性能进行了分析，并通过FPGA实现验证了算法在L?DACS1系统中应用的有效性，结果表明，多模式RS编码器可以实时地调整模式，高效稳定地进行差错控制，满足L?DACS1高速传输仍保持稳定的要求。

关键词： L?DACS1； 多模式rs编码； fpga； 通道纠错

中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2013）18?0048?03

0 引 言

为了解决地?空的数据传输业务增长而带来的高通信速度要求和高宽带要求问题，国际民航组织（ICAO）选定L波段航空数字通信系统（L?DACS）作为民航未来宽带航空数据链的传输方案[1]。欧洲EUROCONTROL提出了未来航空通信系统（FAC），即L波段数字航空通信系统类型1和2（L?DACS1和L?DACS2）。L?DACS1 是采用正交频分复用 OFDM 技术的航空通信系统[2]，它工作在 960～1 024 MHz 的航空 L 波段，被设计来满足未来 20 年和更长时间的航空通信要求。

在L?DACS1中，由于信道的噪声和畸变与多普勒频移的影响[3]，会对传输的信息引起失真和信号判决错误，而且不同类型的数据需要采用不同的速率传输，因此需要使用多种模式的信道编码来降低误码率[4]。RS编码是性能优良的纠错码，在线性分组码中它的纠错能力和编码效率是最高的。它不但可以纠正随机错误、突发错误以及两者的结合，而且还可以用来构造其他码类[5]。因而RS编码是目前L?DACS1中重要的组成部分。

1 RS编码器原理

3 多模式RS编码器仿真

4 结 语

本文主要阐述了L?DACS1中多模式RS编码器的工作原理，利用FPGA设计实现了可以在高速多模式条件下正常工作的RS编码器。同时用Verilog HDL硬件描述语言对此设计进行了仿真验证，最后使用75 MHz的主时钟频率，在Xilinx公司Virtex?5系列XC5VLX110?F1153型号芯片下完成了硬件的调试，仿真及在线测试结果表明，达到了预期的设计要求，并用于实际项目中[8]。

参考文献

[1] GILBERT T， JIN J， BERGER J， et al. Future aeronautical communication infrastructure technology investigation [R]. Herndon， Virginia： ITT Corporation， 2008.

[2] WANG Jeen?shing， HU Yu?liang， LIU Jiun?nan. An inertial?measurement?unit?based pen with a trajectory reconstruction algorithm and its applications [J]. IEEE Transactions on Industrial Electronics， 2010， 57（ 10）： 3508?3521.

[3] 张怡，韩维.高速RS编码算法及FPGA实现[J].无线通信技术，2005，36（1）：23?26.

[4] Anon. L?DACS1 system definition proposal： deliverable D2 [S/OL]. [2009?02?13]. www.eurocontrol.int/sites/default.

[5] 夏宇闻.Verilog 数字系统设计教程[M].2版.北京：北京航空航天大学出版社，2008.

[6] 史治国，洪少华，陈抗生.基于Xilinx FPGA的OFDM通信系统基带设计[M].杭州：浙江大学出版社，2009.

[7] 何秋阳.基于FPGA的RS编码器的设计与实现[J].电子科技，2009，22（2）：44?46.

[8] 王新梅，肖国镇.纠错码原理与方法[M].西安：西安电子科技大学出版社，2001.

[9] 肖金球，刘传洋，仲嘉霖.基于FPGA的高速实时数据采集系统[J].电路与系统学报，2005，10（6）：128?131.

[10] 西瑞克斯通信设备有限公司.无线通信的Matlab和FPGA实现[M].北京：人民邮电出版社，2009.

[11] 杜钊，李宏伟，张建忠.L_DACS中的信号分离算法的研究[J].传感器与微系统，2012，23（6）：45?48.