一种高精度带隙基准电压源设计

摘 要:提出一种采用0.35 μm CMOS工艺制作的带隙基准电压源电路,该电路具有高电源抑制比和低的温度系数。整体电路使用TSMC 0.35 μm CMOS 工艺,采用HSpice进行仿真。仿真结果表明,在-25～+125 ℃温度范围内温度系数为6.45 ppm/℃,电源抑制比达到-101 dB,电源电压在2.5～4.5 V之间,输出电压Vref的摆动为0.1 mV,功耗为0.815 mW,是一种有效的基准电压实现方法。

关键词:带隙基准电压源;电源抑制比;温度系数;HSpice

中图分类号:TN432文献标识码:B

文章编号:1004-373X(2010)02-001-03

Design of High Precision Bandgap Voltage Reference

LIU Junru,NIU Pingjuan,GAO Tiecheng,WANG Yiwei

(College of Information and Communication Engineering,Tianjin Polytechnic University,Tianjin,300160,China)

Abstract:A bandgap voltage reference circuit using 0.35 μm complementary CMOS process is presented.The circuit has high Power Supply Rejection Ratio(PSRR) and low_temperature coefficient.Simulation using HSpice based on the TSMC 0.35 μm CMOS process.The results show the temperature coefficient is 6.45 ppm/℃ between the temperature range of -25~+125 ℃ and the PSSR is the -101 dB.The bandgap output voltage Vref swing is 0.1 mV when the supply voltage is 2.5~4.5 V and the power consumption is only 0.815 mW.Therefore,it is an effective way to implement a bandgap voltage reference.

Keywords:bandgap voltage reference;power supply rejection ratio;temperature coefficien;HSpice

随着电路系统结构的进一步复杂化,对模拟电路基本模块,如A/D,D/A转换器、滤波器以及锁相环等电路提出了更高的精度和速度要求,这样也就意味着系统对其中的基准电压源模块提出了更高的要求。另外,基准电压源是电压稳压器中的一个关键电路单元,它也是DC/DC转换器中不可缺少的组成部分。在各种要求具有较高精确度的电压表、欧姆表、电流表等仪器中都需要电压基准源。因此,这里设计了一种具有高电源抑制比和低温度系数的高性能带隙基准电压源[1]。

1 带隙基准电压源原理

双极晶体管的基极_发射极电压Vbe具有负温度系数。如果两个双极晶体管工作在不相等的电流密度下,那么它们的基极_发射极电压差值ΔVbe就与绝对温度成正比。通过ΔVbe的正温度系数与Vbe的负温度系数的相互抵消,即可以实现低温漂、高精度的基准电压[2]。

Vout=Vbe+MVT(1)

室温下,Vbe的温度系数约为-21.5×10-3 V/℃;热电压VT(VT =kT/q,k为波耳兹曼常数)的温度系数为0.087×10-3 V/℃。选择适当放大倍数M,使两个电压的温度漂移相互抵消,从而可以得到在某一温度下为零温度系数的电压基准。

图1所示是一种简单的带隙基准电压源结构。A1为运算放大器;A为Q1的一个晶体管单元;晶体管Q2是由n个并列的单元组成;R1 = R2;в捎诜糯笃鞯淖饔,使电路处于深度负反馈;X,Y处的电压近似相等[3,4]。

图1 带隙基准电压原理图

因此可以得到:

Vout=Vbe2+VTLnnR3(R3+R2)

=Vbe2+(VTLnn)(1+R2/R3)(2)

选择合适的R2,R3,n,在理论上可以得到零温度系数的基准电压。

2 高性能带隙基准电压源

设计的整体电路电路结构如图2所示,主要由运算放大器电路、核心电路、启动电路三部分组成。

2.1 带隙电压源的核心电路

图2中的核心电路部分由PTAT电流产生部分和Vref输出部分组成;共源共栅电流镜由M30～M39组成,它有效地避免了沟道调制效应带来的影响,从而能达到高的电源拟制比。由于运放会产生失调电压Vos,设计中采用了两个PN结串联的形式,以减小Vos对电路的影响。产生的PTAT电流为:

IPTAT=ΔVbe/R1=(Vbe1+Vbe3-Vbe2-Vbe4-Vos)/R1

=(2Vbe1-2Vbe4-Vos)/R1=(2VTLnn-Vos)/R1(3)

式中:n为Q1~Q4的发射极面积之比。这样,失调电压的影响通过增大分母中第一项的值而减小。所以:

Vref=Vbe5+R2R1(2VTLnn-Vos)(4)

这样,选择合适的R1,R2,n就可以得到零温度系数的基准电压。

图2 整体电路图

2.2 运算放大器电路

设计采用了单级折叠式共源共栅运算放大器作为驱动,在各种OTA结构中,折叠式共源共栅结构的运算放大器对提高增益,增加PSRR 值是非常有效的[5,6]。M1,M2,M11组成经典的差分放大电路作为电路的输入级,用以抑制电路中的温度漂移、噪声或不稳定对整个电路的影响。M3～M6组成电流级,可实现电流到电流的转换。M7～M10组成共源共栅电流镜负载结构,可完成电流到电压的转换。这种共源共栅结构对提高电源拟制比是很有利的。M12～M19为电路各部分提供偏置。任何运放中都有失调电压Vos的存在,而Vos严重影响Vref的精确性,引入了较大的误差。设计中,采用大的放大倍数和细致的版图设计来减小失调电压带来的影响。由于PMOS晶体管的跨导为NMOS 管的1/3～1/2,从而限制了运算放大电路的次极点频率。因此该电路结构大多选用PMOS晶体管。为了获得大的放大倍数,确保电路能进入深度负反馈,差分运算放大器的输入管选用NMOS晶体管。为了减小电路的功耗损失,运算放大器选择较小的拖尾电流[7]。

2.3 启动电路

在与电源无关的偏置电路中,有一个很重要的问题是“简并”偏置点的存在。即当电源上电时,所有的晶体管均传输零电流,环路允许这样的状态存在。因此,必须加入启动电路,该电路在电源上电时能驱使电路摆脱“简并”偏置点[8],

电路结构如图2所示。启动电路由M20,M21,M22,M23组成。当电路开始工作时,Vref为低电平,M21导通,M20截止。此时,M20管的漏极为高电平。所以M23导通,M4的栅极电压通过M23放电,M4有电流流过,电路导通。之后,输出基准电压Vref变为高电平,M20导通,M20的漏极变为低电位,M23截止,整个启动过程结束[9]。