基于CPLD的线阵CCD驱动电路的设计

摘要：针对线阵CCD芯片TCD1206UP，提出了一种基于CPLD的驱动方案，讨论了电路的工作原理和设计特点，同时给出了电路原理图和CPLD电路的时序仿真波形。该设计方案有效地完成了对TCD1206UP的驱动，并且具有高效开发、可重复编程，可修改的优势。

关键词：CCD；TCD1206UP；CPLD

中图分类号：TP311文献标识码：A文章编号：1009-3044(2012)24-5917-02

The Design of Linear CCD’s Drive Circuit Based on CPLD

ZHANG Hui, LIU Jing, HE Si-ming

(Department of Electrician and Electron, Aviation University of Air Force, Changchun 130022, China)

Abstract: In order to meet the needs of linear array CCD chip TCD1206UP，this paper presents a driving plan for linear CCD based on CPLD,In addition,the principle of operation and design of circuit were discussed and the principle circuit and the schedule simulation wave? form of CPLD were given.The design effectively completed TCD1206UP drive，and has the advantages of efficient development,being re? programmable and modified.

Key words: CCD; TCD1206UP; CPLD

CCD是一种完成光电转换的图像传感器，广泛应用于摄像、图像采集、扫描仪、工业测量等领域。在应用CCD传感器时要解决两个主要问题，分别是CCD驱动时序的产生和CCD输出信号的采集处理，其中驱动时序的产生尤为重要。可编程逻辑器件CPLD与VHDL语言的结合可以实现CCD的驱动，而且可编程逻辑器件还可以通过软件编程对其硬件的结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

1 TCD1206UP的时序分析

TCD1206UP是一种高速高分辨率的线阵CCD器件，其拥有2160个有效像元。在驱动TCD1206UP的时序里，各个脉冲信号之间具有严格的相位关系。如图1所示，主要需要四路脉冲，转移脉冲SH，复位脉冲RS，时钟脉冲Φ1和Φ2。RS是频率为1MHZ，占空比为1:3的方波，Φ1和Φ2是频率为0.5MHZ的，占空比为1:1的方波，由于该器件两行并行分奇偶传输的，所以一个SH周期中至少有

通过对CCD-TCD1206UP驱动电路进行研究，在设计中掌握了如何运用CPLD来完成TCD1206驱动电路波形的设计，实验结果表明，该设计方案有效地完成了对TCD1206UP的驱动，并且具有高效开发、可重复编程，可修改的优势

[1]李彩,刘勇.基于CPLD的线阵CCD数据采集系统的开发[J].电子技术应用, 2003(6).

[2]吴海青,王晓雯.基于CPLD的CCD驱动时序的设计[J].电子工程师,2007(9):25-27.

[3]侯作凤,陶宗慧.基于CPLD的彩色线阵CCD驱动设计[J].长春理工大学学报:自然科学版,2011(2).