基于CPCI总线的串口模块设计

摘 要 本文设计了一种基于CPCI总线的隔离422/485串口模块，介绍了模块的总体设计方案，详细分析了模块总线接口单元、串口处理系统和FPGA处理单元的组成和实现原理。该模块可应用于恶劣环境的工业控制领域。

【关键词】CPCI 串口 FPGA

在工业控制计算机领域中，需要用到串行接口进行实时数据传输，422/485电平的异步串口由于采用差分电平传输方式，抗干扰能力强，传输距离远，在工业控制领域得到较广泛的应用。本设计中在1块3U大小的CPCI模块上集成了4路422/485串口功能，集成度高，应用灵活，适用于恶劣环境的工业控制领域。

1 总体方案设计

基于CPCI总线的串口模块总体硬件设计原理框图如图1所示，系统主要由4个分单元构成，包括CPCI总线接口单元、UART异步串行控制器单元、422/485串行接口隔离收发处理单元和FPGA处理单元。异步串行控制器单元实现4路异步串口收发的控制功能，422/485串行接口隔离收发处理单元将外部串口信号进行电平转换，FPGA处理单元实现串口控制、中断提起和总线控制等功能，使各分单元之间协同工作。CPCI总线接口单元对外连接到模块的CPCI J1连接器上，连接上行主控板卡，4路422/485异步串口对外连接到模块的CPCI J2连接器，形成对外的输入输出通道。

2 CPCI总线接口单元

CPCI总线接口单元核心部分芯片为PCI9052，内部集成33MHz的32位PCI总线，和上行的外部主控模块的PCI总线互联，形成数据和控制总线的上行通路。本设计中PCI9052上行为标准的32位PCI总线，由32位的数据地址总线AD[0：31]、总线使能控制信号C/BE[0：3]、时钟、中断、复位和其它的控制信号组成，下行为Local Bus内部总线，由11位地址总线LA[2：11]、32位数据总线LD[0：31]、总线控制信号LBE[0：3]、内部时钟、中断、复位和其它的控制信号组成。

3 串口处理系统设计

串口处理系统分为UART串口控制处理单元和422/485串行接口隔离收发处理单元两部分，前者主要实现UART串口的逻辑、功能和控制部分，后者实现422/485串口数据传输的物理电平特性。

3.1 UART串口控制处理单元

UART异步串行控制处理单元核心部分为OX16C954串口控制器专用芯片，该芯片可提供4路全功能的UART异步串行接口。FPGA为16C954提供软复位信号F_RESET，同时对IO读写进行控制。RX[1：4]和TX[1：4]是对外提供的4路TTL异步串口信号，一对收发组成1路串口，分别接到4路外部422/485电平隔离收发处理单元中。

3.2 422/485串行接口隔离收发处理单元

串口控制处理单元引出的4路TX/RX串口信号为TTL电平，需要对4路TX/RX信号进行422/485电平转换和隔离处理，单路的电平收发和隔离处理部分电路如图2所示，422/485电平转换和收发控制由集成电路LTC1334实现，在本设计中按照RS422/485协议标准，将TTL电平的TX/RX信号转换为差分的RS422电平信号Tx±和Rx±。采用HCPL0631光耦器件分别对Tx、Rx和DTR信号进行隔离，同时采用IF0505D隔离电源器件，对电源和GND也进行隔离，分别为LTC1334和HCPL0631供电，彻底实现了内部和外部信号的隔离。

4 FPGA处理单元

FPGA处理单元内部逻辑单元主要由UART串口处理单元，Local Bus接口单元以及中断处理和内部自定义寄存器部分组成。UART处理单元实现对串口信号读写控制、地址译码和中断响应等操作；Local Bus接口单元负责处理Local Bus总线信号读写控制，地址译码等操作控制；中断处理实现对4路串口中断进行统一处理，并由相应寄存器管理，自定义寄存器根据功能需要设定，对相应功能提供访问配置的接口。

5 结束语

本文设计了一种基于CPCI总线的带隔离功能的422/485串口模块，介绍了模块的总体硬件设计方案，对方案中的CPCI接口单元，UART接口单元、422/485串行接口隔离收发处理单元和FPGA处理单元四个分单元的原理和实现进行了详细分析，该模块在一块标准的3U CPCI板上集成了4路422/485模式可配置的异步串口，可组合成灵活的应用方式，串口内外信号和电源完全隔离，适用于恶劣环境的工业计算机领域。

参考文献

[1]熊飞，魏宗寿.基于PCI总线的智能双通道RS422通信卡设计[J].铁路计算机应用，2010（07），54-57.

作者单位

江苏自动化研究所 江苏省连云港市 222006