微波频率源的调试及改进分析

[摘 要]本文根据锁相式数字频率合成原理和微波频率源的相关技术指标要求，经过长期的电路调试与技术分析，提出对其调试方法和工装的改进。该改进应用到实际生产中，保证产品质量的同时提高了生产效率。

[关键词]频率合成 调试方法 工装改进 质量 效率

中图分类号：TN74 文献标识码：A 文章编号：1009-914X（2015）15-0127-01

1 引言

微波频率源是现代通讯设备的关键组成部分，其原理是将一个高稳定度和高准确度的基准频率信号经过运算锁频，产生同样稳定度和准确度的任意频率信号，优点是可以实现在一定带宽内任意频率，同时具有较低的相位噪声和杂散。其通常由直接数字频率合成器（DDS：Direct Digital Frequency Synthesizer）和锁相环路（PLL：Phase Lock Loop）组成。

2 DDS和PLL

2.1 直接数字频率合成器（DDS）

直接数字频率合成器（DDS：Direct Digital Frequency Synthesizer）的工作原理框图如图1 所示。DDS一般由四部分组成：相位累加器（PA），相位-幅度转换表（ROM），数字―模拟转换器（DAC）以及低通滤波器（LPF）[1]。我们可以简单地认为DDS 的实质是以参考频率源对相位进行可控的等间隔采样。

近年来随着数字集成电路和微电子技术的进步，这种结构独特的频率合成技术得到了充分的发展。该技术在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标已远远超过了传统的频率合成技术所能达到的水平。但是，DDS的自身特点决定了它存在这以下两个比较明显的缺点：一是输出信号的杂散比较大，二是输出信号的带宽受到限制。

在标准频率参考源的控制下，频率控制字K决定了相应的相位增量，相位累加器以步长K 进行线性累加，当相位累加器加满时会产生一次溢出，从而完成一个周期性的动作，即DDS 合成信号的一个频率周期。N位相位累加器的最小值为0 ，最大值为2N-1 ， 故累加器以K为步进产生一次溢出经历的平均次数为2N/K，其输出信号频率为： （1）

2.2 锁相环路（PLL）

2.2.1 锁相环路

锁相环路（PLL：Phase Lock Loop）是实现相位自动锁定的控制系统，是一种反馈电路，它是通过比较外部信号的相位和压控晶振的相位来实现同步的，并且锁相环路会实时根据外部信号的相位来进行调整。PLL频率合成电路一般由相位比较器（PD），环路滤波器（LPF），压控振荡器（VCO）和可编程分频器（1/ M）构成，如图2所示。

锁相环频率合成器，可实现体积小、杂散低、产生频带宽等优点，但是频率转换时间相对较长，不易实现频率的细步进。

若DDS输出信号作为PLL的参考频率，通过改变DDS的输出频率和PLL的分频比，来改变PLL的输出频率。当环路锁定时，PLL频率合成器的输出频率为：

2.2.2 环路滤波器（LPF）

在锁相环路中，环路滤波器一般为低通滤波器，作用是滤除误差电压中的高频分量和干扰分量，从而得到控制电压，它的好坏直接关系到系统输出高频信号的稳定性和相位噪声。

常用的滤波器有RC低通滤波器，无源比例积分滤波器和有源比例积分滤波器三种，某型号锁相频率源采用的是无源比例积分滤波器：此二阶是采用无源比例积分滤波器，此二阶环路具有）的二阶环。该滤波器的传递函数为：

产品调试时，该滤波器是调试的重点和难点，直接影响到频率源最后输出信号的噪声和杂散。

3 电路的调试和数据分析

3.1 电源电压

锁相频率源对电压的要求比较高，特别是电源上的纹波，如电源接地不良，电源滤波不好就会产生各种不同频率的干扰信号，这些干扰信号作用于环路的结果会增加环路捕捉的难度，使输出信号相位随机抖动，当环路用作频率合成时，则产生输出相位噪声，使输出信号频谱不纯，在此电路中滤除电源的纹波是在电源的输出端采用低通滤波器，利用电容的通交隔直的特性，改变电容值的大小，将不同的电源纹波旁路到地，从而保证了控制端的直流电压纹波符合要求。

3.2 环路滤波及相噪

相位噪声由参考晶振、PLL、VCO环路滤波器等综合因素决定的，采用低噪声电源，良好的接地，合理选择鉴相频率和环路带宽对提高相位噪声的指标有好处。环路带宽是锁相环基本参数之一，它用来表示环路滤除噪声的能力。它由线性元件电阻电容组成低通滤波器，作用是让低频信号通过，滤除误差电压的高频分量，取出平均电压去控制VCO，从而获得稳定的高频信号。

产品在调试时环路滤波器是重要部分，理论上环路滤波器的带宽应为输出频率的1/10～1/20之间，提高环路带宽会缩短锁定时间，但环路带宽过大会大幅增加不稳定性，从而导致锁相环无法锁定出线失锁，如下环路滤波器所示，理论取值为C1=104nf、R1=102Ω R2=202Ω、C2=473nf、C3= 153nf、C5=151nf。

按理论取值调试时，环路滤波器带宽过大，导致环路失锁，不利于滤除压控振荡器的噪声，此时由于振荡器的噪声大会出现频率失锁的现象，。频谱图如图6（a）所示。

当C1=103nf、R1=122Ω、C2=152nf、R3=202Ω、C3=141nf时，此时信号总的输出相位噪声和杂散都会达到最小，输出频谱为最好， 如图5（c）所示。

在不同的产品中，以上的电容电阻的理论取值下，会出现环路带宽过小，此时电路中会出现相位噪声大； 输出频谱会出现相位噪声，输出频谱如图5（b）所示，出现相位噪声大，此时只要将C5的容值由理论值增加100nf左右，就能有效滤除VCO自身的噪声，从而获得稳定的高频信号。

4 结束语

在合格率只有70%基础上。采取上述调试方法后，对另一批频率源进行调试，，合格率达到98%以上，极大的提高了该产品在调试和试验过程中的合格率，提高了工作效率缩短了生产周期。

参考文献

[1] 杨国渝，粟显义.采用DDS + PLL 技术实现S 波段频率合成的一种方法[J].电子科技大学学报，1999