从2D到3D-创意电子创新的设计服务:SiP与SoC相辅相成

摘要：阐释系统封装(SiP)的定义、优缺点、使用上会遭遇的困难点及解决之道、与未来发展的趋势。

关键词：系统封装：SiP；3DIC

电子产品早已与人类的衣食住行、娱乐生活息息相关，基本上电子产品本身就是一个电子系统，是由许多的电子零件集合而成，伴随着集成电路(Integrated Circuit)微缩(scaling)技术的蓬勃发展，将各式功能的电子零件整合在同一集成电路芯片上而成为一个子系统(sub-system)，此即为系统级芯片技术(System on Chip，SoC)的基本概念。将各式不同功能的芯片及组件整合在同一封装的技术，即统称为系统级封装(System in Package，SiP)，两者皆是为了提升各种电子系统效能、降低成本而发展出的系统整合技术。本文目的在说明系统封装的定义与优缺点，阐述实际使用上可能碰到的问题，及解决的办法，期待能与SoC技术相互配合达到相辅相成的效果，并对下一代芯片堆叠的ThroughSilICon Via(TSV)技术也稍加说明。

系统级封装(System in Package，SiP)，如前所言将各种不同功能的芯片及组件，整合在同一封装的技术，如图1所示：将各式不同功能的芯片，包含逻辑、模拟与内存芯片经由封装技术整合在一个封装(Package)内，取代原有三个分开封装。

一般而言，整合的方式，随着时间的先后，与技术的困难度的增加，如表1所示，有下列数种：

1.平面式(side bv Side Placement)

2.堆栈式(stacked Structure)

3.嵌入式(Embedded Structure)

SiP技术通常可以带来以下的好处，有助于提高产品的竞争力。

1.微型化(Miniaturization)：一般掌上型(Hand Held)电子产品，例如手机、iPAD平板计算机或MID(Mobile Internet devICes，即行动连网装置)等，讲究轻薄短小。SiP能将电路板(PCB)上原本各自独立分开的集成电路与电子组件，整合在一起，省下了所占的面积、材料，使得电子产品更轻、更薄、更短、更小，产品价值及竞争力因此提高，是SiP技术最容易被看到的优点。又如图2显示，近来很流行的固态硬盘(Solid State Disk，SSD)，在技术上就可以将逻辑控制芯片与动态内存芯片(DRAM)、闪存(NAND Flash)整合在同一封装内，其所占的面积可以比传统硬盘(Hard Disk)轻小许多，又有防震耐摔的特性，更适合应用在各式各样随身携带型的消费性电子产品。

2.产品上市时间(Time To Market)相对缩短，符合电子产品随时代流行迅速变化的特性。例如若要将模拟与射频(RF)芯片同时整合在标准逻辑芯片制程上(SoC)，其设计与制造技术的开发时程与刚难将远比已经各自成熟的技术多很多，将严重影响电子产品最重视的上市时间与成本。图3显示全新开发一个具备各种功能SoC与利用已开发完成

图3 Soc与SiP在开发时程与成本之比较示意图的SoC加上SiP封装技术的方式所花费的研发时间与成本之示意图。

3.芯片功能表现更佳：相对电路板(PCB)的方式，SiP技术可以缩短金属联机的距离，进而降低其寄生阻抗(电阻／电感／电容)，以提升传输速度、改善电磁干扰、并能减低耗电。以下图4为模拟“SoC+Memory 0n PCB'’与“SiP(SoC+Memory)”对于Jitter眼图(Eye Diagram)与抗噪声(Power/Ground Switching Noise)能力来看，SiP相对于传统技术效能更好!

4.

异质芯片的可整合性(HeterogeneousIntegration)：SiP可将各式不同技术、不同制程、不同晶圆厂、不同大小的芯片整合在同一封装内，使各种功能不同的芯片，能选择使用其最具成本效益的制程。

例如射频(RF)组件的制程微缩到90 nm。似乎已遇到了瓶颈，换言之，其实体面积受限于效能所需已难以再缩小，若整合在65／40／28 nm SoC制程，将会以相近的面积整合在较昂贵的制程内，其成本将难以有效降低!另外，又如传统动态内存(DRAM)、闪存(Hash)的制程更与逻辑制程大不相同，若以嵌入式DRAM、Flash(embedded DRAM／Flash)跟逻辑电路整合在SoC内，其单位位(bit)所占的面积将比传统制程大许多，成本因而升高，这也就是为什么嵌入式DRAM、Flash的内存容量通常无法太大的原因。若系统需要较大容量的内存，就势必需要外挂内存IC或用SiP技术整合在一起。其它又如硅锗(SiGe)或砷化镓(GaAs)高频(RF)组件与微机电(MEMS)的材料与制程，与逻辑制程有所不同，SiP技术就可展现其可异质整合的特性。图5显示不同技术的芯片在不同工艺的微缩比率，假设90 nm技术代的面积大小为1.0，在较先进的65 nm及45 nm技术代时，其面积微缩的大约比率，可以看出10和RF几乎是一样的，此时SiP的异质可整合特性，就能提供另外一个成本和效能最佳化的选择与解决方案；当然若能整合进SoC，信号传输距离更短，性能提升，也有其好处，虽然能同时将具有逻辑、模拟、射频、微机电与内存等制程技术整合在同一芯片的困难度亦相对提高许多。鱼与熊掌如何取舍，容后说明。

图6显示传统CMOS的制造技术一直遵循着摩尔定律进行制程尺寸微缩，并且广泛应用在中央处理器(CPU)、记忆体(Memory)与逻辑(LogIC)芯片上。然而，就系统而言，多样化不同功能的组件，例如模拟电路、RF电路、无源元件等，才能因应人类感官与环境感知越来越多的需求。SoC技术加上SiP技术将“异质”的芯片整合在一起，将能创造更高价值的系统。

5.整体成本降低：虽SiP封装本身成本可能增加，但通过简化系统电路板的设计与面积，可达到整体成本降低的好处，同时可避免开发SoC所需高额的研发成本与较长时程。例如图1，通过SiP技术可简化PCB的设计与封装脚位数进而缩小PCB面积与层数，将可减少系统厂商的整体成本、简化工程与零件采购的难度。

因此几乎所有的电子产品都可以是SiP的应用范畴，而非限制在某类产品。与其问何种产品适合使用SiP技术?更适当的说法应是上述的SiP优点能否用以提升某类产品的竞争力?消费性电子产品如智能手机、数字相机、平板计算机、智能电视等，很多应用上要求的特性与SiP的优势能有相辅相成的效果，因此也是最多使用SiP产品的领域。

尽管SiP有很多优点，但不可避免的，也碰到不少挑战，其主要困难点，有下列数项：

1.Known Good Die(KGD)的来源难觅，及针测

(Probe test)困难度较高，尤其以模拟电路及射频电路的KGD最难处理。

2.KGD难免碰到制程转换或停止生产，可能被迫在产品周期的中途更换KGD。

3.Chip／Package／Board的协同设计与协同模拟(Co-design and co-simulation)的技术复杂度，随着传输速度的提升也日益升高。

4.整合进来的芯片愈多，封装内空间愈窄，散热问题愈不容易解决

5.传输速度愈快，整合进来的芯片愈多，测试(Final test)更形困难。且其中只要任一芯片失效，整颗封装也跟着失效，良率(Yield)势必降低，成本提高。

6.不良品分析(Failure analysis)变得更复杂。

创意电子发展SiP技术已多年，从较为简单的2D(2 Dimension，side-by-side平面置放)，到3D(3Dimension，stacked晶粒堆栈)，累积了丰富的SiP设计与量产经验，同时与国内外KGD供货商密切合作，形成伙伴关系。针对上述的挑战，更发展出独特的技术及解决的方法，与客户共同合作，开发出不少效能佳，大幅提升竞争力的SiP产品。表2与图7显示创意电子为客户在各个电子产品领域所设计生产的SiP产品!

在过去的三十多年，同样大小的集成电路上，晶体管数目大抵依循摩尔定律，每18个月增加一倍。但近几年来晶体管进一步微缩的技术越来越困难，使用TSV(Through SilICon Via)硅钻孔技术，将芯片堆栈，朝3D发展，必能持续依循摩尔定律的经验法则。顾名思义，TSV即是在硅芯片钻细孔，填入金属，以取代传统的金属打线，将金属联机总长度缩短到1mm以下，能进一步降低寄生的RLC(电阻、电感、电容)阻抗，进而提高芯片本身的带宽(Bmadwidth)，并降低功耗。TSV也可以达到较多输出端的需求，即WideI／O概念，I／O端数目越多，传输速率可以更快，从市场的需求来看，已有客户寻求128-2048 I／O的Memory KGD以达到每秒兆位元(Tera-bit／sec)等级的高速带宽。目前已有内存厂商在研发这一类的产品，相信未来一两年内即会有这样的产品。表格3用一个例子来显示各种封装技术的带宽资料，可做为参考。图8为―TSV应用的例子，显示在同样的封装高度下，TSV技术可以比传统打线堆栈的封装技术容纳更多的内存芯片而使容量增加数倍，并且金属联机距离更短而使效能更好速度更快!

事实上使用堆栈技术的SiP也是3D IC的一种，上述3D SiP所碰到的问题，很多在3D TSV也会出现，而且更棘手，更难解决。因此3D SiP设计、量产所累积的技术与经验，也将会是未来处理3D TSV问题的基础。前面也提到SoC、SiP各有其优点和缺点，未来的TSV也将如此，而这些技术未来也会同时存在，使用者应在了解各自优点和缺点，整体考虑应用产品的特性与要求后，选择一个最适合的技术来使用，事实上不必一味地追求最新的技术，或要求一定要使用何种技术。SoC／SiP／TSV在不同评比项目中相对优缺点的比较如图9所示，可作为选择的参考。

绝大部分的电子厂商在规划产品之初，所考虑的不外乎功能是否符合客户需求或与竞争对手的差异化、成本是否可以降低、上市时间是否可以更快?所以对厂商而言，SoC与SiP应是相辅相成、可同时提供厂商不同的选择，端视哪一种技术最能符合这些需求，就是该阶段较为适当的技术!而在可预见的将来，SoC将迈入1x Ftm的时代，SiP也将伴随着TSV的兴起，应用将更为广泛!厂商规划产品与设计之初，必须能够审慎地评估，选择适合技术，才能使产品顺利成功!