嵌入式系统数字图像网罗接口电路的设计

一、引言

随着半超超导体技艺的飞速发展,存正正在图像功能的嵌入式运用愈来愈多。从单位胶片、可视电话、多功能移动电话等耗费产品到门禁、数字视频监视等轻轻工业主宰及安防产品,图像网罗和处理已变迁次要的组成全体之一。图像网罗需要中止同步信号的处理,比正常的A/D数据网罗历程容易,电路的设计也较为困难。传统PC上的图像网罗卡都是正正在Philips、Brooktree等半超超导体公司需求的接口芯片基础上,由专业公司开辟消耗。正正在嵌入式系统中没有同的处理器和图像传感器的信号定义及接菱方式没有同,没有通用的接口芯片。于是,使用系统中的现有资源设计图像网罗电路,可以减少机件部门、缩小产品体积和降低系统成本。由于,正常嵌入式系统中要求自行设计图像网罗接口电路。朱文对于准于没有同网罗速度的要求,提出了两种图像网罗接口电路的设计方法。

长远市场上主流的图像传感器有CCD、CMOS两种机件,过程CMOS机件上世纪90时期发作,近年来得到了迅速发展。传感器的输出有模拟和数字两种。由于CMOS机件功耗小、使用方便,存正正在直接数字图像输出功能,90论文网正正在设计时选用了CMOS数字输出图像传感机件。其他方式机件的接口设计与该类似,将正正在谈论中说明。

朱文方式做如下安排:第二整体简述图像信号的特点;第三、四整体区分介绍I/O和内存直接写入两种接口设计方法;最后整体是谈论。

二、图像信号介绍

图1给出了采样时钟(PCLK)和输出数据(D)之间的时序联络。正正在读取图像数据时用PCLK锁存输出数据。除采样时钟(PCLK)和数据输出(D)外,还有水平地位的行同步信号(HSYNC))和垂直地位的场同步信号(VSYNC)。对于于隔行扫描机件,还有帧同步信号(FRAME)。如图2,一帧包括两场。图2中窄的矩形条是同步脉冲,同步脉冲时代数据端口输出的数据无效。

PLCK存正在时,图像数据端口连续没有断地输出数据。由于行之间以及场之间输出数据无效,正正在网罗图像数据必须考虑同步信号,读取有效数据威力保证图像的完整性。

三、I/O接口设计

对于于MCU、DSP处理器,I/O是最方便的访问方式之一。以I/O方式读取图像数据没有只可以简化电路设计,况且次第也很简单。但由于读取每一个像素都要检测状态,正正在处理器速度低的情况下,读取图像慢。正正在处理器速度快或者许图像网罗速度要求没有高的运用中,I/O接菱方式是一个较好的选择。

1、电路原理和结构

正正在图像传感器和处理器之间,使用两个锁存器区分锁存状态和图像数据,处理器通过两个I/O端口区分读取。图3中,正正在采样时钟的降落沿数据锁存器保存传感器输出的图像数据,当处理器通过I/O口读取图像时,数据锁存器输出数据。其它情况下,锁存器输出正在于高阻状态。处理器通过状态锁存器读取同步信号和图像就绪(Ready)指示信号。正正在数据锁存器保存图像数据的同时,状态锁存器发作Ready信号(从‘0’到‘1’)。处理器读取图像数据时,Ready信号自动消除(从‘1’到‘0’)。处理器读取状态时锁存器驱动总线,其他情况下输出正在于高阻状态。

2、图像读取清流线

要保证图像的完整性就必须从一场图像的第一行末尾读取,对于于隔行扫描输出的图像则必须从一帧的第一行末尾读取。读取每行图像数据时,则从该行的第一个像素末尾。因此,正正在读取图像数据前应先判断场和行的起始位置。图4是通过I/O接菱方式读取图像数据的清流线。读取每个像素数据前先查询数据状态,如果数据已准备好则读取数据。

3、同步信号检测

为了简化电路设计,用途理器直接读取同步信号,然后找出场和行的起始位置。

  从图2可以看出,处理器读取同步信号时,信号可以处正正在同步脉冲状态(‘1’)或者许正常状态(‘0‘)。对于于那些同步信号反向的机件,则区分为‘0’和‘1’。如果信号正在于同步脉冲状态,第一次检测到的正常状态就起始位置。如果信号正在于正常状态,则首先检测到脉冲状态,然后用异常的方法确定起始位置。

通过上述方法可以检测出场的起始位置和行起始位置。

4、用VHDL设计锁存器

正正在运用中,以上两个锁存器的功能和其他逻辑解散正正在一起,用可编程逻辑机件实现。下面区分为它们的VHDL表示。

设DO(0-7)是锁存器输出端,DI(0-7)是锁存器输入端,DM(0-7)是中间状态,Data_R是数据读信号(低电寻常有效),则数据锁存器的VHDL描述为:

四、内存直接写入接口设计

正正在处理器速度较慢且图像数据输出的频率没有能降低的情况下,采用上述I/O接口方法没有能得到完整的图像。于是,有些运用中要求能够实时网罗图像。为此,90论文网们设计了高速数据图像网罗方法―内存直接写入法。由于SRAM访问主宰简单,电路设计方便,被大批嵌入式系统采用,朱文以SRAM作为存储器。

1、电路原理和结构

内存直接写入方法通过设计的图像网罗主宰器(以下简称主宰器)没有需处理器加入,直接将图像数据写入系统中的内存中,实现高速图像网罗。

图5是接口结构图,当需要网罗图像时,处理器向主宰器发出网罗请求,请求信号capture_r从高到低。主宰器接到请求脉冲后,发出处理器挂起请求信号HOLD,使处理器的外总线正在于高阻状态,释放出总线。主宰器收到处理器应答于HOLDA后管理总线,同时检测图像同步信号。当检测到图像末尾位置时,主宰器自动发作地方和读写主宰信号将图像数据直接写入内存中。图像网罗完成后,主宰器自动将总线主宰权交还处理器,处理器继续运行,主宰器中与网罗相关的状态复位。主宰器可以根据同步信号或者许设定的网罗图像大小确定网罗是否完成。

正正在图5中,主宰器包括同步信号检测、地方发生器、SRAM写主宰器、总线主宰器和处理器握手电路名主要整体。同步信号检测确定每一场(帧)和每一行的起始位置;地方发生器发作写SRAM所需的地方;SRAM写主宰器发作写入时序;总线主宰器正正在网罗图像时管理总线,网罗完成后自动释放;处理器握手电路接受处理器告诉、发

总线管理请求和应答于处理器。 2、SRAM写主宰时序

网罗图像历程中,主宰器自动将数据写入到硬件设定的内存中。写内存时,主宰器发作RAM地方(A)、片选信号(/CS)、读信号(/RD)和写信号(/WD),同时锁存传感器输出的数据并送到数据总线(D)上。每写入一个数据后,地方(A)自动增1。网罗时/CS保持有效(‘0’)状态而/RD正在于无效状态(‘1’)。地方A的变化必须与/WD和数据锁存器和谐好威力保证图像数据的有效性。

图6是主宰器发作的SRAM信号时序图。用PCLK作为地方发生器的输入时钟,且正正在其降落沿复古地方值。异常,正正在PCLK的上沿锁存数据并输出到总线上。将PCLK反相,作为/WD信号,使得正正在/WD的降落沿地方和数据稳定,确保写入数据的有效性。

3、主宰器主要功能的VHDL描述

描述主宰器中全部功能的VHDL代码较长,况且有些整体是常用的(如验电料等)。图像网罗状态发作和同步信号的检测是过程次要的整体。下面介绍这两整体的VHDL描述。

同步信号检测:

只需正正在网罗状态capture_s有效时(‘1’)才检测场同步信号,场同步信号下降沿置场有效状态(vsync_s),场地方发生器溢出位vcount_o消除场有效状态。只需正正在vsync_s有效情况下才检测行同步信号,行同步信号下降沿置行有效状态(hsync_s),行验电料溢出信号hcount_o消除行述态。只需正在行状态有效的情况下验电料才使命,且将数据写入RAM。

五、谈论

90论文网们正正在基于TI公司的TMS320C3X系列DSP开辟的嵌入式指纹图像处理模块中区分用上述两种方法成功实现了指纹图像的网罗。

采用I/O接菱方式最关键的是要求处理器的频率远高于图像数据输出的频率。类似,如果处理的指令周期为20ns,读取每个数据需要10个指令周期,则数据的输出频率没有能逾越5MHz,它低于畸形的CMOS图像传感机件最快的数据输出频率。类似国内使用较多的OV7610和OV7620,其正常输出数据频率为13.5MHz。正正在运用历程中,正常改变传感器中寄存器的装置值,降低其数据输出频率。

白文选用的是CMOS数字输出图像传感器。对于于模拟视频信号,正正在设计时应加同步联合和A/D转换电路。图像网罗的数字接口和逻辑主宰与朱文相同。

正正在90论文网们系统中所网罗的是单色图像,如果网罗彩色图像逻辑设计是相同的所没有同的然而数据宽度和后期处理方式。

细致运用中可根据需求关于上述设计中止改正以中意没有同的要求。