用TLM导向设计为半导体业界充电

如果说我看得更远,那是因为站在巨人肩上。---伊萨克牛顿

公元前一万年人类发明农耕,公元前4000年发明轮子。这都是人类的一大步,如果无法善用这些发明以及历史上无数的其他伟大成就,当代文明绝对无从诞生。科技发明与重复利用奠定了人类发展的基础,不因领域或业界而有所差异。

现在,在2009年中期,半导体业界发现自己面临40年历史中最大的危机。业界顶尖公司长期撕杀过程中,几年前仍奉行不渝的“卓越增长投资”理念现在动摇了。这种戏剧性转折的原因是什么呢?绝大多数归因于生产力不振。为了回复荣景,半导体业界必须设法恢复生产力。要让芯片设计人员提升到全新的境界,未来几年内业界必定会采用的作法,就是:tlm(交易层级模型)导向设计。

半导体业界的“生产力问题”

自从上世纪结束以来,半导体业界就一直陷在工程生产力不振的泥淖中。在获利力方面与其他业界相比,半导体业界没有达到一般水平。图1比较顶尖半导体业界指标表现,从2000年中期到现在的Semiconductor HLDRS (SMH)与S&P 500指标。虽然在这个期间,半导体业界销售业绩有长足的进步,由于半导体仍是现代生活每个层面不可或缺的要件,只有极少数例外,但是获利力却停滞不前,甚至下跌了。

如同早年的经济学家亚当史密斯(Adam Smith)与戴维李嘉图(David Ricardo)的观察一般,任何经济体或业界长期生产力增长的关键都是科技的重复利用;能够实现持续专业化与分工,获致更高的产力。如果您构思了一项产品(例如iPhone),您不必从头开始设计。您只需重复利用其他人开发出来的技术,然后专心致力于新增自己的IP,就可以创造新产品了。

图1:图表显示S&P 500与Semiconductor HOLDRS (SMH)部门的表现。SMH发现将近10年间,S&P 500的表现降低了40%以上。

图2:图表说明1970年代中叶到现在的IC设计演进。1980年代中叶到2000年代是半导体业界最快速创新、成长与创造价值的时期。这项成果大多归功于设计人员生产力超过100倍的增长。

或许没有任何业界会像半导体业界一般奉行这种“技术重复利用原则”。很早以前,工程师们学习重复利用标准化晶体管布局“闸”,然后被融入到“cells”与“macrocells”中,成为标准单元ASIC设计。这些cell/macrocell后来又融入到“cores”与“subsystems”,产生现代的SoCs。这种不断重复利用技术的能力,让IC设计人员得以提高自己的生产力,从20世纪中叶每天4-5的闸到20世纪后期每天500-1000个闸。这段期间,半导体业界处在创新、繁荣与创造财富的所谓“黄金年代”。然而自从2005年起,很明显地IC设计人员生产力停滞不前了。原因就是,现在以RTL为基础的设计与验证方法已经达到生产力的极限。

在力图实现利润增长的过程中,各企业逐渐将R&D从高成本地区转移到世界上更低成本的其他地区,委托第三方IP,然后专注于以“更睿智”的方式管理设计与验证流程。不幸地,这些努力反而使投资报酬日益减少,唯有已经成熟的设计范例才有一些蝇头小利。为了运用模拟技术,半导体业界希望各国不断地投资于标准模拟电话服务以改善通信,不让技术转移到以太网络(Ethernet)和TCP/IP而迈进因特网。

从RTL进化到TLM导向设计

现在21世纪的第一个10年即将结束,应该开始改变了。Renesas、TI与ST Micro等顶尖企业纷传佳绩,显示已经以交易层级模型(transaction level modeling,TLM)的形式达成了全新的设计典范/境界。例如,ST Micro公开宣称,该公司从萃取的行为层次(behavior level of abstraction)开始,然后运用高水平合成以转换到RTL,完成了90%的全新数字IP开发。ST Micro预期移植到TLM导向设计对生产力将有莫大的影响,甚至大到有如从闸层次、以图标撷取为基础的设计转移到RTL时经历的生产力跃进。

如同RTL合成之前的行为HDL建模一般,多年来各企业都在运用TLM以加速模拟与验证。但是,正如同业在上世纪90年代初期开发的RTL逻辑合成技术带动了RTL设计的采用一般,Cadence等企业开发的TLM合成技术正协助各企业迈向全新“TLM导向”设计新境界。

何谓TLM?

TLM经常被描述为建模技术,运用伴随数据交易而召唤的函数,而非信号或线路,来表现模块之间的通信协议。TLM的优势之一就是其定义中固有的弹性。Open SystemC Initiative (OSCI)标准在TLM之下定义了两个基本萃取层。第一个就是“Loosely Timed (LT)”,不含时机或延迟数据与有限顺序的数据。由于这种最低层次的设计实现细节,实现了非常高的仿真速度优势,适合于缩短软件开发时间。第二层就是“Approximately Timed (AT)”,让设计人员能够增添足够的时机数据以指定不同作业的顺序,以及其延迟,而且拥有精确度的弹性。这种较高层次的细节适合于详尽的架构勘查与初始验证。由于这种绝佳的萃取效率,TLM模型的仿真速度当然可以达到RTL模型的数十倍,甚至数千倍。

为何要采用TLM导向设计?

正如从gate-level设计过渡到RTL一般,现在许多设计团队运用TLM层表述作为自己的“典范”来源,利用更高层次的萃取来加速设计的创造与重复利用,同时可以减少bug,也因此不必花太多时间与精力从事功能验证。因为以更高层次萃取可以加速模拟,而bug也“比较大”且容易标记,可以大幅减少设计-除错-验证的反复作业。更快速的模拟也能够实现软硬件行为同时模拟,在项目生命周期中尽早开始软件开发。RTL导向设计方法的主要缺点就是,直到建立整个设计的RTL,以及使用模拟/加速模拟验证与嵌入式软件来判断是否已经达成效能目标之前,设计团队常常不知道自己的架构能否实现。TLM导向设计克服了这些问题,很早就可以知道不同架构的可行性。

图3:比较RTL与TLM导向设计流程。以RTL为基础的设计流程有两个大问题,达成符合规格的阶段所需的设计时间与成本,以及进行必要变更所需的时间与成本。在当今多重处理器SoCs极端复杂的前提下,两者都令人难以负荷。另外一个延缓TLM导向设计广获采用的课题就是,必须两次以手工输入设计意图。若无高阶合成,维护设计的TLM与RTL版本的一致性将会成本高昂。如同逻辑合成带动RTL导向设计广获采用一般,现代化的高阶合成也带动了TLM导向设计的广泛采用。

由于RTL强迫设计人员以频率周期(clock-cycle)程度的精准度,准确地描述自己设计的行为,设计人员必须同时满足功能正确度、架构与设计目标。这就会导致“陷入死胡同”以及设计收敛的困难。“各个击破”是工程师们用来因应艰难设计挑战的最重要方法之一。从TLM黄金来源起,让工程人员打从开始便能够专注于使自己的设计在算法和功能方面更完美,甚至于定义顺序、延迟与产能条件。藉由让设计人员能够细分整个设计工作,在适当时机各个击破不同的挑战, 设计人员能够加速收敛并获得最高的生产力。

TLM导向设计如何提高技术重复利用与发挥