EDA厂商为全球电子设计业发展推波助澜(下)

低功耗设计方法学

随着半导体工艺的进步，电子设备中所具有的功能不断增加，功耗就变成至关重要的问题。在目前的EDA工具中，有许多降低功耗的技术，如多电源域、电源关断、动态调整阈值电压和频率等，但是，不同的EDA工具需要不同的方式来表示低功耗意图。因此，设计工程师不得不通过一系列的特殊手段定义低功耗功能，例如在同一个设计中多次人工地输入功耗数据，使得设计的可预测性和验证变得极其困难。Cadence公司的居龙指出：“设计流程的支离破碎是目前低功耗设计中存在的最大问题，为了实现自动化的设计流程，标准化势在必行。”

2006年，Cadence促成了PFI(功耗推进倡议)联盟的成立，并创造了统一的CPF(通用功率格式)来详细定义低功耗技术的标准化格式。2006年末，CPF被捐献给行业标准组织Si2下的LPC(低功耗联盟)，以继续推动标准化工作。LPC目前包括来自半导体设计公司、代工厂、设备商、系统设计公司和EDA公司等在内的20多家成员，他们能够为低功耗设计创建更为系统、综合的方法，为更高级的摸索和IP复用提供一个平台。目前，LPC已经通过了CPF10版的确认。

Cadence面向无线和消费市场最新推出的低功耗设计方法学锦囊提供了一个可用的端到端方法学，覆盖逻辑设计、功能验证和物理实现(见图4)。该设计锦囊包括示例IP、脚本和库，所有这些均经过了内置无线参考设计的验证。该设计锦囊交付时搭配Cadence应用性咨询服务，使得设计团队无需低功耗经验就能迅速将高级低功耗设计方法整合到他们的设计任务当中，并在更低功耗和更具竞争力的SoC中体现直接的价值。

低功耗锦囊中包括了一个通用无线应用设计，实现时采用了多供电电压和电源关断技术等方法，并且包含了在整个端到端流程中承载设计意图的相关指令脚本和技术文件。它使用了CPF在整个流程中提供单一的低功耗意图规范。设计中的示例IP来自于Cadence和第三方，包括ARM处理器和总线架构、Wipro的WiFi、Chipldea的USB2.0、VirageLogic的65nm低功耗存储器和TSMC的65nm工艺库。

该低功耗设计方法学锦囊易于组合使用，其中包括6个不同的流程：低功耗功能仿真、逻辑综合、可测试性设计和自动测试矢量生成(ATPG)、物理设计、形式实现、验证和功耗网格签核。用户可以将该锦囊作为一个完整的流程来实施，或选择单独的模块使用。

高速PCB板级设计

目前的板级设计也在向智能化、系统级发展。Aldum公司中国区总裁曲刚介绍说：“在现在典型的电子产品中，PCB板上硬连接的分立器件在定义物理平台时就固定了，因此产品中很多智能的部分都建立在运行于微处理器上的嵌入式软件中。另外，FPGA的大范围使用使得设计的智能部分又延伸到了用FPGA实现的硬件设计。”当产品的更多功能转移到可编程领域后，3个主要的设计流程一板极设计、可编程逻辑设计和嵌入式软件开发之间的相互依存度也日益增加，因此开发产品所采用的设计系统也需要融合，以便保证设计效率。

嵌入式智能板级设计新星

集成有最新设计数据管理功能的AltiumDesigner 6.0版设计工具将板级和FPGA级系统设计、基于FPGA的嵌入式软件开发、PCB布板／布线、编辑和制造集成在一个设计环境下，可满足目前和未来设计开发的需求。最近，支持WindowsVista的6.7版也已。统一的系统消除了工程师创新的障碍，充分利用了可编程器件的潜力，加速了产品上市时间，使产品更加“软化”，即具有嵌入式智能特性。

Altium Designer系统具备了大量高级交互式和自动化工具。通过这些工具，所有的工程师都可以访问、管理和排除信号完整性问题。6，O版增加了交互式布线网络长度调节、增强的板层导航和功能更强大的多边形面积填筑模式等功能，大大加强了其在高速、高密度板的设计能力。此前，Altium Designer已经具备了交互式差分对布线、阻抗控制布线、内置信号完整性分析和终端匹配、自动BGA扇出逃逸布线、自动FPGA板级管脚优化和PCB-FPGA完全双向设计同步等功能。

曲刚强调：通过特别对高速设计增加了新的交互式布线长度调节工具，Altium Designer智能交互式布线系统功能得到了增强。此新功能允许设计人员通过将可折叠的片断插入线轨来快速优化和控制布线网长。调节可以通过手动或按规则进行，设计师可以选择系统中的各种振幅类型。此功能无缝组合了阻抗控制、差分对线和多重跟踪布线功能，使用户能够为受现代可编程器件重要影响的高速高密度板级设计项目提供全面的交互式解决方案。

通过对PCB层的增强控制和显示，板级导航更具效率，并且，在移动大型复杂设计时，板级导航可大大提高生产率。多边形的放置和编辑得到简化，从而使大型填铜区域的创建快速直观。新工具还对在系统中标识及使用组件和库的方式作了巨大的改进，这样便可提供更高级别的用户控制和灵活性。增加的智能功能提高了创建并提供有关嵌入式板级阵列设计的输出效率，可以更容易地找出层组合违规问题。另外，增强的Gerber和ODB++输出对话框可让用户更容易作出是处理输出还是解决兼容性违规问题的决定。

曲刚补充指出，公司已增加了对直接将第三方应用程序生成的FPGA核心设计导入AltiumDesigner统一电子产品开发系统的支持。此新增功能可以简单有效地从Xilinx的Core Generator和Altera的Megafunction Wizard中导入高度优化且特定于器件的自定义FPGA核心设计，并大大增强FPGA开发人员充分利用Altium Designer高级设计功能的能力，以加速系统开发。

此外，Altium最新的NanoBoard-NB2工具可支持插件子板和新的可交换外设板卡，能为工程师提供面向未来的电子开发系统。当有新的处理器、PFGA和外设器件可用时，工程师不用像使用固定单目标开发板那样被迫切换到新的开发系统进行实验。NB2和Altium Designer6的结合可以实现交互式的实时设计和调试。

面向下一代PCB设计的系统互连平台

工程团队在设计和管理当今复杂的电子设计全系统互连时，面临着前所未有的挑战。随着PCB平均面积的减小，器件引脚数、设计频率和设计约束复杂度却不断提升。这种持续的挑战使得传统PCB设计方法变得力不从心。

最新的Cadence Allegro平台提供了能够适应和解决这些不断增加的复杂度难题的流