天线效应的产生及修复

摘要：随着现代半导体集成电路工艺的发展，栅的尺寸和氧化层的厚度越来越小，然而互连线的长度却有增加的趋势，这就造成了与之相关的天线效应越来越显著。本文介绍了天线效应的原理，以及修复方法。

关键词：天线效应；跳层；反偏二极管

中图分类号：TP393文献标识码：A文章编号：1009-3044(2008)05-10ppp-0c

1 引言

在ASIC设计流程中，自动布局布线会产生天线效应，造成栅的击穿。而且设计在检查中可以通过后仿真验证，但是流片出来后，会发现片子已经被击穿，造成流片的失败。事实上EDA工具在自动布局布线时可以有效的减少天线效应。如在使用Encounter时加载LEF文件，这个LEF文件中除了包含了DRC设计规则信息外，对于天线效应LEF文件中包含了门的面积、有效掺杂区面积、比率信息、二极管信息等。工具在布局布线的同时会计算天线效应的产生，并可以通过命令进行修复。在布线资源充足时天线效应问题基本可以自动布线解决。然而在实际设计中，总是想办法降低成本，减小芯片的面积，布线资源捉襟见肘，总是会产生一些天线，此时我们就可以在布局布线完成后，在版图编辑工具里对设计进行手工修复。

2 天线效应的产生及计算方法

小尺寸的MOS管的栅极与很长的金属连线接在一起（图1所示）。

图1

在刻蚀过程中，这根金属线有可能象一根天线一样收集带电粒子，升高电位，而且可以击穿MOS管的栅氧化层，造成器件的失效。这种失效是不可恢复的。不仅是金属连线，有时候多晶硅也可以充当天线。关于天线原理产生的微观机制，已经有很了很成熟的研究[1,2,3,4] 。

计算天线效应的算法通常都是用与栅相连的金属线或多晶硅的面积与MOS管栅面积的比值来计算的。可以用下式表示:

ωα/gα

ωα与gα分别为连线的面积和栅的面积；ratio是一个与工艺有关的常数。例如在文献[5]中列举了一种情况，ratio取值为290:1，当这一比值大于ratio时，我们就认为有可能产生天线效应。

在实际应用中，各个EDA工具的算法是不同的。根据要求和工艺的不同，可以分为TopMostOnly，Cumulative，Sum三种不同的模式。TopMostOnly模式下只考虑顶层金属的有效面积；Cumulative模式下则是要分别求出顶层金属和其下层金属的对栅的比值然后求和；Sum模式下则要把顶层金属及其以下所有相连的金属面积求和，再求总的比值。Sum是最保守的算法，太保守就会用掉很多的布线资源，特别是布线资源很紧张的时候这种算法会带来很多麻烦，一般用芯片生产厂家给出的是TopMostOnly模式。当然在router时可以考虑天线效应，以减少对栅极的破坏，但是这是以牺牲布线时间为代价的[6] 。

3 天线的修复

当在版图中出现天线效应时可以有跳线和加反偏二极管两种方法来解决。

3.1 向上跳层

图2

图3

连线是修改时多为这种情况。因为布线时较高层的布线资源要比低层的资源丰富，但有时存在天线效应的区域上层有block阻挡(block内部的不允许移动的)，此时可以选择向下跳层。

3.2 向下跳层

图3所示的为向下跳层，此方法不常用，因为较低层的资源相对紧张。 通常作为向上跳层的补充。若向上向下都没有机会跳层，则可以选择下一种方法。

3.3 加反偏二极管

图4

注意二极管是反偏的，当电路在工作时，二极管是截止的，不会影响到电路的正常功能；只有当静电高压产生时，二极管导通，泄漏电流，保护栅极。

理论上增加栅的大小，和增加栅氧化层的厚度，也是可以防止静电击穿的，但现代COMS工艺的趋势是栅的尺寸越做越小，沟道越来越短，而氧化层厚度通常为沟道的1/50到1/25之间[7]，也就是说增大栅的尺寸和增加氧化层的厚度都是不可能的。所以只有通过切断与栅相连的互连线，或泄漏电流来实现对天线效应的解决。

4 结束语

可以看出在满足当前工艺的条件下，要解决天线效应的症结在于怎样有效的把薄的栅氧化层和与之相连的互连线断开。同时随着CMOS工艺的发展，天线效应将变得更加突出。通过手工修改版图的方法将变得更加复杂，这就要求IC设计者在布局布线时合理的设置约束和编写LEF文件，以求最大限度的解决天线问题。

参考文献：

[1]F.Shone et al.Gate oxide charging and its elimination for metal antenna capacitor in VLSI CMOS double layer metal technology[J].Symp VLSI Tech Dig Paper,1989:73-74.

[2]S.Fang,J.MeVittie.Thin-oxide damage from gate charging during plasma processing[J].IEEE Electron Device Lett.,vol.13,no, 5,May 1992:288-290.

[3]S.Fang, J.MeVittie.A model and experiments for thin oxide damage from wafer charging in magnetron plasmas[J].IEEE Electron Device Lett,vol.13,no.6,June,1992:347-349.

[4]H.shin, C.Hu.Thin oxide damage by plasma etching and processes[J].Proc, IRPS,1992:37-41.

[5]Rakkhit, Heiler, F.P,Fang,P Sander.Process induced oxide damage and its implications to device reliability of submicron transistors[J].Reliability Physics Symposium, 31st Annual Proceedings., International, 23-25 March,1993:293-296.

[6]Shirota H, Sadakane T, Terai, M,Okazaki, K,A new router for reducing "antenna effect"[J].in ASIC design Custom Integrated Circuits Conference, 1998., Proceedings of the IEEE 1998:601-604.

[7]William J.Bowhil,Frank Fox,Anantha Chandrakasan.Design of high-performance microprocessor circuits[J]:27-40.

收稿日期：2008-01-12

作者简介：梁旗（1966-），男，电气工程师，主要研究方向：电路与系统。