DM500S卫星多媒体接收机系统时钟电路

随着DM500S卫星多媒体接收机仿版的低价推出，在国内卫视烧友圈中掀起了又一股玩机热潮。不过让你欢喜也让你忧，在仿版机低价销售的同时，也带来产品质量的不稳定，其故障较多，走上了一条和4×0系列卫星接收机一样的道路。烧友们同样面临着维修图纸资料奇缺，出现故障无所适从的问题。为此，我们通过实物电路绘制，并结合相关参考资料，详细地分析DM500S卫星多媒体接收机电路特点，提出对其电路的缺陷改造、故障检修方法，希望对有一定的动手能力的电子爱好者，在实际使用中有所帮助。

卫星接收机中系统时钟电路的正常工作，是确保整机能够正常工作的前提。在MPEG-2解码方案的DVB系统时钟电路中，绝大多数采用27MHz的系统时钟。主要为接收机中的解复用和解码器提供系统基准时钟和视频时钟，接收机所需的其他时钟（除LAN电路外）如252MHz的CPU工作时钟，均由27MHz时钟经芯片内部的PLL电路分倍频产生。

PCR时钟恢复功能

1. PCR时钟恢复功能原理

为了保持时钟频率的稳定性，数字接收机都应该具有PCR时钟恢复功能。因为数字电视系统是一个实时传输系统，为了保证收发端的正常工作，接收端与发送端的频率和相位一致，必须建立收发端的PCR（Program Clock Peference：节目参考时钟）时钟恢复功能。如果没有这个功能，接收机工作较长时间后，时钟误差就会累积，累积到一定程度就会出现接收画面停帧或丢帧现象。

PCR时钟恢复功能原理如图1所示，在发送端的视频编码器中，有一个由硬件时钟电路产生的27MHz时钟，编码过程中不断读取27MHz时钟。同时利用计数器对系统时钟计数，形成PCR，然后每隔一段时间将PCR随基本流数据一起放入传送流编码器中，在传送流编码器中汇同音频帧、视频帧等一起编码成以188字节为1包、符合MPEG-2标准的TS流，传送出去。

接收端有一个正在工作的本地系统27MHz时钟，其额定频率与发送端时钟相等，同样也有一个计数器对它计数形成一个本地PCR。接收端将从发送端获取的TS流经过传送流解码器解码后，将取得的PCR与本地PCR比较，并用比较结果形成的控制电压经低通滤波器滤波后，产生一个直流电压去控制27MHz压控振荡（VCO）电路，VCO电路调整本地27MHz时钟，使之与发送端时钟同步，这样就完成PCR时钟的恢复，实现收发端声音和图像完全同步。

2. PCR时钟恢复功能的实现

对于DVB系统传输来说，恢复PCR时钟是一个基本要求，因为只有PCR时钟正确，接收机才能恢复基准27MHz（±30ppm）时钟。在DVB系统时钟电路中，通过增设对27MHz时钟电路中的VCO闭路锁相的硬件控制，来达到PCR时钟恢复的目的。

一些普及型卫星接收机为节省硬件成本，并未采用VCXO电路，而是通过系统软件程序避免这种情况，或让这种情况出现时不那么明显。不过在DM500S原厂机和早期仿制机中，均运用了普通晶振＋压控晶振（VCXO：Voltage Control X-tal Oscillator）芯片的解决方案。

VCXO芯片简介

1. PLL502-02芯片简介

在电路板上印刷标记为P502（U23）芯片，是美国Phaselink公司压控晶振专用PLL502系列芯片中的一种，为PLL502-02二倍频芯片，其典型可调频率范围是±250ppm，额定工作电源电压为3.3V。采用SOIC（Small Outline IC：小输出线集成电路）封装方式，引脚功能如图2所示。

其中1、8脚接晶振两端， 6脚接+3.3V电源，4脚接地，3脚VCON接CPU的PWM信号控制端，5脚为27MHz输出端。在PLL502-02内部（图3），主要由VCXO电路和PLL（锁相环）电路构成，其中PLL电路部分由基准频率、相位检波器、电荷泵、环路滤波器、压控振荡器VCO和分频器组成。

晶体振荡电路配合外部的晶振产生基准频率，相位检波器用于比较基准频率信号和反馈信号的相位，环路滤波器对由相位检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于VCO的调谐控制电压。VCO输出通过分频器负反馈到相位检波器，迫使VCO在达到平衡时产生与基准频率两倍相等的频率。当VCO的输出频率和相位都与基准频率和相位相等时，就认为PLL处于“锁定”状态。

与PLL502-02芯片功能结构相同的还有美国一些公司的产品，如ICS公司的MK3727、AMI半导体公司（AMIS）的FS6128、Pericom半导体公司的PI6CX100-35、TLSI公司的T83027 A-02等，可以直接代换。

2. T73227芯片简介

美国TLSI公司的T73227芯片，是一款高精度压控晶振专用芯片。输入标准的27MHz晶振信号，输出27MHz的时钟信号，其典型可调频率范围是±150ppm，额定工作电源电压为3.3V。有SOIC和MSOP两种封装方式封装，引脚功能如图4所示。

T73227芯片内部结构如图5所示。

系统时钟电路

DM500S接收机所采用的系统时钟电路，主要有PLL502-02芯片＋13.5MHz晶振和T73227芯片＋27MHz晶振两种方案，其电路原理是一样的。

1. PLL502-02＋13.5MHz方案

图6是采用PLL502-02＋13.5MHz方案的系统时钟部分电路板。

该方案系统时钟电路电路绘制如图7所示。

在该电路中，由13.5 MHz晶振（Y2）和负载电容C217、C218和PLL502-02（U23）芯片内部的VCXO电路构成时钟振荡，再经过芯片内部的PLL锁相、缓冲整形输出27MHz的系统时钟，这也是机器刚开始复位工作时本地的强制时钟。

一旦接收机接收到信号并成功锁定后，则通过主芯片U15在软件的控制下，实时地解析出PCR与本地PCR的差值后，再通过主芯片内部的PWM（脉宽调制）单元输出PWM控制信号，经过外部的R205、C215组成的低通滤波器，滤掉PWM输出的高频信号，保留低频的直流分量，送到U23的3脚，调节片内的变容二极管，使产生的本地系统时钟频率，使之与发送端节目的系统时钟频率同步。

2. T73227＋27MHz方案

图8是采用T73227＋27MHz方案的系统时钟部分电路板，实际上T73227芯片和PLL502-02芯片完全兼容，因此组成的电路也完成相同，只是将晶振由13.5MHz更换为27MHz即可。

3. 74HCU04＋27MHz方案

后期的DM500S灰壳机采用74HCU04＋27MHz晶振方案，如图9所示。

74HCU04是74系列逻辑集成电路中一种六反相器，芯片含有6个非门，该方案系统时钟电路绘制如图10所示。

该电路采用皮尔斯振荡电路，使用74HCU04（U23）芯片中的F6、F2两个反相器，其中F6和27MHz晶振以及C217、C218构成27MHz时钟振荡电路，F6在电路中起反相激励振荡作用，F2为输出的振荡波形进行缓冲和整形。

C217、C218为负载电容，与晶振一起决定负载谐振频率，负载电容常用标准值有12pF、16pF、20pF和30pF等。

R203、R204为负载电阻，其中R203和晶振并联，在电路上起反馈作用，以保证反相器输入端的工作点电压在VDD/2；这样在振荡信号反馈在输入端时，能保证反相器工作在适当的工作区，使得振荡幅度趋于稳定。如果用芯片中的反相器来作振荡，必须外接这个电阻，对于CMOS芯片而言，该反馈电阻一般选取≥1MΩ阻值。R204和晶振串联，作为驱动电位调整之用，预防止晶振被过分驱动而引起频率上升，导致晶振早期失效。

该电路输出的是固定的27MHz本地系统时钟，不能够随发送端的时钟作同步调节。

系统时钟电路故障检修

对于系统时钟电路的故障，在相关接收机的硬件问题上，主要表现在电路未启振和时钟频率偏移这两种现象。

1. 电路未启振

电路未启振的故障现象是：开机电视屏幕无反应，任何操作也均无效，呈死机状态。

可用30M示波器测27MHz晶振引脚有无振荡波形产生，如果没有，说明系统时钟电路未产生振荡，应该重点检查晶振是否损坏，U23的8脚有无3.3V电源以及U23是否损坏等故障。例如采用PLL502-02芯片的时钟电路，检查1、8脚应该有13.5MHz的波形，而8脚有27MHz的波形，具体如图11所示。

如是业余维修，没有示波器，可使用数字万用表测量晶振引脚两端的电压。根据一般经验，晶振两端电压其中一端略低于为电源电压一半，另外一端略高于电源电压的一半（多见于频率较高的晶振电路），则晶振工作正常。

如DM500S在正常工作时，其PLL502-02芯片引脚测试电压值如表1仅供参考）。

注意，用普通数字万用表测试芯片5、8脚时，会因为万用表的内阻低，导致时钟电路不能正常工作而引起接收机死机。

2. 时钟频率偏移

由于时钟频率偏移而产生的故障现象较多，主要有如下几种：

（1）图像有马赛克现象

27MHz时钟不仅作为系统的恢复时钟，而且还作为视频编码的基准时钟，频率必须保持稳定，不能漂移过多。视频编码器是在此前提下，才能正常工作的。若漂移严重，可产生图像有马赛克，甚至无图像等现象。

例如一台DM500S接收机，图像不时有马赛克现象，用万用表检测27MHz晶振两个脚电压，发现与正常值有偏差，经检查发现负载电容C217漏电，更换30pF普通瓷片电容，故障排除。

（2）声像不同步

一般来讲，采用普通晶振的系统时钟电路，容易产生声像不同步现象，因为它没有PCR时钟恢复功能。PCR是系统时钟的抽样值，如果在某一段时间内，节目编码的时钟和本地的27MHz系统时钟相差太多，而又没有实时地恢复，会导致回放的音频、视频在时间上相差过大，出现声音在前口不动或口动声音却在后的问题，这种现象对于采用74HCU04＋27MHz方案部分DM500S灰壳机来讲，尤其严重。而采用晶振＋VCXO芯片的系统时钟电路则很少会出现这个问题，如果有这个问题，则一般是晶振或负载电容的温度稳定性差所致，可更换优质的元件试一试。

例如有烧友反映，一台采用T73227＋27MHz方案DM500S接收机，用电视机固定一个台观看，看3个小时后出现音像不同步现象，越往后不同步越严重，当工作到8小时后就会出现马赛克形象，而每次刚换台后的一段时间却很正常。同步用电脑通过Web网页收看，对比发现，当电视机有马赛克时，电脑上却没有马赛克现象。

烧友根据网上搜索了好多资料，分析都是说内存的问题，但更换内存后一点效果也没有，我们建议更换27MHz晶振，问题得以解决。这就是27MHz晶振温度稳定性差所致，当刚换台时，接收机的锁相环（PLL）电路要重新锁定PCR及其它时钟，所以能图像正常；过一段时间后，PLL电路由于27MHz时钟频率偏移过大而失锁，就会有马赛克现象。用电脑收看没有马赛克是因为电脑接收的是数字码流，是通过电脑的软件解码实现的，和接收机的27MHz晶振电路没有关系；而电视接收到的是模拟信号，模拟信号是经过DM500S主芯片内的视频编码单元将数字视频转成而成的，PLL失锁会影响视频编码单元，一般更换性能好的27MHz晶振即可解决问题。

有烧友询问：一些采用T73227＋27MHz方案DM500S接收机，其系统时钟电路中并未采用C217、C218负载电容，而工作却很正常。自己照葫芦画瓢，也将自己有声像不同步故障接收机上的C217、C218去掉，其结果不但没有改善，反而不同步现象更加严重，不知是何原因？

要知道此晶振非彼晶振，对于未采用负载电容的接收机主要是所选用晶振（如HC-49S晶振，参数为27MHz、20pF/±25ppm）要求的负载电容和T73227芯片内置的负载电容容量相配，已能够谐振27MHz到频率上，因此无需外置负载电容。而对一般的DM500S接收机来讲，所用的晶振的负载电容并非能和T73227片内电容容量一致，如果去掉这两个负载电容，必会影响晶振的起振或导致振荡频率的偏移，出现上述在使用中的问题。

3. 关于更换晶振的问题

如果经过检查确实是晶振质量问题，可以进行更换。不过在更换晶振时应该注意该晶振厂家推荐的负载电容值，这样振荡电路所产生的频率才会和晶振标称值相同。不准确的容值会影响到晶振的谐振频率和输出幅度，例如一个参数为4.0000MHz、16pF/±25ppm的晶振，负载电容推荐值是16pF。如果选取负载电容为10pF时，振荡频率就可能会是4.0003MHz；选取负载电容为20pF时，振荡频率就可能会是3.9997MHz；可见负载电容对频率精度的重要性。

因此有条件的烧友在更换晶振时可配合30MHz示波器作试验，在PCB板上用不同的电容或并联一个可调电容来微调频率，使得示波器上呈现出最佳和最大输出幅度的振荡波形。

4. VCXO芯片损坏的更换

对于采用PLL502-02芯片＋13.5MHz晶振或T73227芯片＋27MHz晶振的接收机，如果PLL502-02或T73227芯片损坏但没有配件可更换者，可采用常见27MHz的VCXO晶振代替，如图12所示。

常见的VCXO晶振是一个四端铁壳器件，内部主要由石英晶体振荡器、变容二极管和振荡电路组成。其中1端VT为调谐电压控制端，5端OUT为频率输出端，8、4脚分别为+3.3V电源端VCC和接地端GND。

VCXO晶振的振荡频率由晶体决定，其标称频率为VCXO输出频率范围的中心值，通过外加调谐电压可在小范围内对频率进行调整；调谐电压范围一般为0.2到3伏，其频率调整范围及线性度主要取决于VCXO晶振内部所用的变容二极管及晶体参数。采用VCXO 27MHz晶振就等同与普通晶振＋VCXO芯片方案，而且性能更加优秀。

具体更换过程如下：①首先找一个27MHz的VCXO晶振，可在旧的VCD、DVD影碟机机上拆下一个；②拆去原来的晶振和VCXO芯片，将VCXO晶振1脚接U23的3脚，VCXO晶振4脚接地，VCXO晶振5脚接U23的5脚，VCXO晶振8脚接U23的2脚即可。