Ku波段宽带低噪声雷达频率源的研制

摘 要：介绍一种低相噪、低杂散、宽带的雷达频率合成器方案的设计和实现，该方案采用超低相噪模拟锁相环芯片，并采用双环环内下混频结构，通过对环路滤波器的精心设计，大幅度改善相位噪声和杂散性能。给出设计过程及测试结果。实验证明该方案是成功的，达到的主要技术指标为：输出频率 12.8～14.8 GHz，相位噪声 -90 dBc/Hz@1 kHz，杂散 -55 dBc，步进间隔50 MHz。

关键词：雷达频率合成器；低相噪；环路滤波器；宽带

中图分类号：TN957 文献标识码：B

文章编号：1004-373X(2008)06-130-03

Ku-band Wideband Low Phase Noise Radar Frequency Synthesizer

WEI Chunlin，LIU Guanghu

(School of Electronics and Engineering，University of Electronic Science & Technology of China，Chengdu，610054，China)

Abstract：This paper introduces a design and realization of Ku-band wideband，low phase noise and spur radar frequency synthesizer.In this scheme，by employing ultra low phase noise detector and two PLL down-mixing in loop structure，as well aselaborately designing the loop filter of PLL，realizes the low phase noise and spur level.A sample and result are presented and prove this scheme is successful.

Keywords：radar frequency synthesizer；low phase noise；loop filter；wideband

频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着现代军事、国防及无线通信事业的发展，移动通信、雷达、制导武器、电子测量仪器和电子对抗等电子系统对频率合成器提出了越来越高的要求。世界各国都非常重视频率合成器的研究与应用，低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已经成为频率合成发展的主要趋势。

1 系统主要指标及方案

1.1 系统的主要指标

输出频率范围：12.8～14.8 GHz；

步进频率：50 MHz；

相位噪声：≤-90 dBc/Hz@1 kHz；

输出杂散：≤-55 dBc；

谐波抑制：≥40 dBc；

输出功率：≥8 dB。

1.2 系统的方案设计

由以上指标看出，该系统的主要难度有2点：输出频率高且范围宽；相位噪声要求比较高，利用单个锁相环难以实现。

因此采用双锁相环加混频的方案，如图1所示。该方案选用100 MHz的低相噪恒温晶振作为2个环路的参考源，主环和辅环均选用Hittite公司的超低相噪模拟锁相环芯片HMC440，改善系统的相噪性能。辅环参考频率为100 MHz，输出6，6.5，7 GHz三个频点；主环参考频率为25 MHz，经100 MHz恒温晶振4分频得到，输出频率为12.8～14.8 GHz。经2分频后再与辅环输出的频点混频到50～525 MHz，返回到主环鉴相器与参考频率做比较。所有的控制都由单片机来完成，根据外部数据的输入(BCD码)进行相应的频率输出。

图1 系统总框图

2 系统性能指标的分析和论证

2.1 系统相位噪声的估计

由锁相环线性相位模型(如图2所示)，可得系统开环传递函数为：

2.2 系统杂散的估计

系统杂散主要来自于鉴相参考杂散和混频杂散。由于无论是主环鉴相参考频率25 MHz还是辅环鉴相参考频率为100 MHz都远大于环路滤波器的带宽，所以鉴相参考杂散能够被很好地抑制。混频杂散是由双环频率混频产生，通常要选用高隔离度的混频器。由于该方案选用内带2分频结构的VCO，使得主环输出信道与辅环完全隔离开。因此只要精心设计布板结构，防止两信道的空间耦合，即可使混频杂散达到指标要求。

3 环路滤波器的设计

因为环路选用的是模拟鉴相器HMC440，鉴相输出为差分电压输出，所以环路滤波器选差分有源二阶环路滤波结构如图3所示：

图3 滤波器结构

环路滤波器的传递函数Z(s)计算如下：

一般相位裕量Е摘取45～50°，环路带宽wc视实际情况而定。只要C2取定一个值，就可以同时确定R1和R2。电容C1的引入主要为滤去鉴相杂散，其引入的极点应远离主极点，即ωc=1/R1C1>10ωn，于是C1

4 硬件的实现及实测数据

为了提高隔离度，模拟电路与数字电路分离，中间加入金属隔板，两个板需要连接的信号，通过上下穿孔的方式连接。模拟电路板上主环部分、辅环及输出放大模块之间分别加入金属。主环的模拟射频板如图4所示。

图4 实物射频板外形图

在高频电路的设计中，应该采用多点接地的方法。这样使得接地线上可能出现的高频驻波现象显著减少。一般认为，所需最长的连接线长L>λ/20时，则属于高频，采用多点接地。

另外，要注意对各个器件进行电源滤波，防止各模块之间的相互串扰。通常在电源引脚输入端并上1 μF和100 pF的电容。

相位噪声，杂散抑制，谐波抑制和输出功率均采用惠普公司的频谱分析仪HP8564E测量，在系统输出最高频点14.8 GHz处相位噪声可以达到-90 dBc/Hz@1 kHz，杂散优于-55 dBc，如图5所示。

图5 14.8 GHz处相位噪声

5 结 语

本文针对课题频率高、带宽宽及相噪低的频率合成器提出双环下混频设计方案，对方案可行性进行论证，设计并最终实现，达到预先提出的指标。是对高稳定度微波频率合成器研制的有益探索，为以后的设计具有一定的参考价值。

参考文献

[1]Bean Banerjee.PLL Performance，Simulation，and Design\[M\].Third Edition.Dean Banerjec Pubns，2003.

[2]刘光祜.锁相跳频源的极值相位裕量设计法\[J\].电子科技大学学报，2001(12)：551-554.

[3]白居宪.低噪声频率合成\[M\].西安：西安交通大学出版社，1994.

作者简介 魏春林 男，1981年出生，四川成都人，硕士。主要从事射频微波方面的研究工作。

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。